Запоминающее устройство с автономным контролем

 

Изобретение относится к вычислительной технике и может быть использовано при построении запоминающих устройств на их основе с встроенными средствами контроля. Целью изобретения является повышение достоверности контроля. Цель достигается путем моделирования на элементах памяти блока памяти такого цифрового автомата, который позволяет осуществить возврат состояния элементов памяти блока памяти в первоначальное. Устройство содержит блок 1 памяти, мультиплексоры 6, сумматоры 7 по модулю два, триггеры 8, коммутатор 10, счетчик 11 и блок 21 управления. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 С 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 4ч

Ю

СР

С4

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГНКТ СССР

1 (21) 4328214/24-24 (22) 17 ..11.87 (46) 23.09.89. Бюл. М -35 (72) С.Л.Скалабан и В.С.Штолик (53) 68 1.327(088.8) (56) Авторское свидетельство СССР

N - 1229826, кл. G 11 С 29/00, 1984.

Авторское свидетельство СССР

N - 1040526, кл. G 11 С 29/00, 1982. (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ABTOHOMHbIN KOHTPOJIEM. (57) Изобретение относится к вычислительной технике и может быть использовано при построении запомина„„Я0„„1510013 А1

2 ющих устройств на их основе с встроенными средствами контроля. Целью изобретения является повышение достоверности контроля. Цель достигается путем моделирования на элементах памяти блока памяти такого цифрового автомата, который позволяет осуществить возврат состояния элементов памяти блока памяти в перво-. начальное, Устройство содержит блок

1 памяти, мультиплексоры 6, сумматоры 7 по модулю два, триггеры 8, коммутатор 10, счетчик 11 и блок 21 управления. 3 ип.

151001

Изобретение относится к вычислительной технике и может быть использовано при построении запоминающих устройств с встроенными средствами контроля.

Цель изобретения — повышение достоверности контроля.

На фиг.1 представлена функциональная схема устройства; на фиг.2

10 функциональная схема счетчика; на фиг.3 — функциональная схема блока управления.

Устройство содержит (фиг.1) блок

1 памяти, имеющий информационные входы 2, адресные входы 3, управляющий вход "Запись-считывание" 4 и информационные выходы 5, которые одновременно являются информационными выходами устройства, мультиплексоры

6, сумматоры 7 по модулю два, триггеры 8, информационные входы 9, коммутатор 10, счетчик 11, имеющий счетный вход 12, управляющий вход 13, k выходов 14. 25

Сумматоры 7 имеют входы 15 и 16 и выходы 17. Устройство также содержит адресные входы 18 и вход 19 разрешения записи, первый вход 20 задания режима работы, блок 21 управления, имеющий входы 22-24 и выходы

25-28, Счетчик 11 (фиг.2) содержит реверсивный счетчик 29, триггер 30,элементы И 31 и 32, элемент ИЛИ 33 и элемент HE 34.

Блок 21 управления содержит (фиг.3) триггеры 35, 36, элемент И

37, элементы ИЛИ 38-40, элемент НЕ

41, элементы И 42-44.

Устройство работает следующим образом.

В рабочем режиме на вход 20 устройства поступает сигнал логической

"1" ° Этот сигнал осуществляет установку коммутатора 10 в режим при45 ема информации со второй группы информационных входов, мультиплексоров

6 — в режим приема информации с информационных входов 9 устройства и, поступая на вход 23 блока управления 21, сбрасывает триггер 35. Уровень сигнала на входе 22 не имеет значения. Сигналы адреса, поступающие на входы 18, проходят через коммутатор 10 и поступают на адресные входы 3 блока 1 и осуществляют выбор слова. Значение информации, записанной в выбранной ячейке памяти, появ.—

4 ляется на информационных выходах 5 блока 1. Информация, которую необходимо записать в выбранную ячейку памяти, поступает на информационные входы 9 устройства и через мультиплексоры 6 поступает на информационные входы 2 блока 1, после чего на второй информационный вход коммутатора 10 поступает импульс разрешения записи с входа 19 устройства, который. проходит через коммутатор

10 и поступает на вход "Запись-считывание" 4 блока 1. Под действием импульса разрешения записи в выбранную ячейку памяти блока 1 происходит запись информации, присутствующей на информационных входах 2 блока

Работа счетчика 11 и блока 21 управления в рабочем режиме не оказывает влияния на работу устройства.

В режиме контроля на вход 20 устройства поступает сигнал логического "0". Этот сигнал осуществляет установку коммутатора 10 в режим приема информации с первой группы информационных входов, мультиплексоров 6 — в режим приема информации с выходов сумматоров 7 и, поступая на вход 23 блока 21, отменяет режим сброса триггера 35, в котором он находился в течение рабочего режима.

На входе 22 блока 21 поддерживается уровень логической " 1". Этот сигнал сбрасывает триггер 36, на первом входе элемента ИЛИ 38, на втором входе элемента И 37, на входе элемента HE 41, на втором входе элемента

ИЛИ 39, на выходе 27 блока 2 1 управления, на входе 13 счетчика 11, на входе элемента НЕ 34, на первом входе элемента И 32, на входе управления режимом работы реверсивного счетчика 29 поддерживается уровень логической "i Реверсивный счетчик 29 работает в режиме прямого счета импульсов, поступающих на вход синхронизации. На втором входе элемента ИЛИ 40, на первом входе элемента KIN 39 поддерживается уровень логического "0". Реверсивный счетчик 29, имеющий k-1 разряд, и триггер 30,работающий в счетном режиме благодаря обратной связи с инверсного выхода на информационный вход, образуют в этом случае k-разрядный счетчик, работающий в режиме прямого счета импульсов, поступающих на вход

12. Таким образом, счетчик 11 рабо1510013 тает в режиме прямого счета (операция "Плюс один") .импульсов, поступающих на вход 12.

На вход 19 устройства начинают поступать импульсы записи. Полярность

5 импульсов записи отрицательная. Так как в первый момент времени после установки режима контроля триггер

35 остается установленным в состояние логического "0", то до момента времени, соответствующего заднему фронту первого импульса записи, на первых входах элементов И 42, 44 будет поддерживаться уровень логической "1". На первом входе элемента

И 43 будет поддерживаться уровень логического "0". Поэтому первый импульс записи на вход "Запись-считывание" 4 блока 1 не поступает и блок 20

1 находится в режиме считывания. На выходах 5 блока 1 появляется информация, соответствующая адресу, который определяет счетчик 11. Импульс записи, который проходит через элемент И 44 и поступает на входы синхронизации триггеров 8, осущестлвяет запись этой информации в триггеры 8. Этот же импульс записи поступает на вход 12 счетчика 11 и осуществляет его переключение. Код адреса с выходов 14 поступает через коммутатор 10 на входы 3 блока 1 и осуществляет выбор "Плюс один" ячейки.

Кроме того, импульс записи поступает на вход 24 блока 21 управления, осуществляет переключение триггера

35, работающего в счетном режиме за счет обратной связи с инверсного выхода на информационный вход.

На первых входах элементов И 42-44 появляются логические уровни соответственно логического "0" логической "1" и логического "0". Считывание информации в триггеры 8 и переключение счетчика, выполня.ющего операции "Плюс один", "Минус два", блокируется. Информация с выходов триггеров 8 поступает на входы сумматоров 7, на другие входы которых поступает информация, соответствующая выбранной ячейке в блоке 1. Информация, равная поразрядной сумме по модулю два предыдущей и текущей выбранным ячейкам в блоке 1, поступает с выходов сумматоров 7 через мультиплексоры 6 на информационные входы 2 блока 1. Им-. пульс записи проходит через элемент

И 43, коммутатор 10 и поступает на вход "Запись-считывание" 4 блока 1.

Происходит запись информации, присутствующей на информационных входах

2 в выбранную ячейку блока 1. Этот же импульс записи постугает на вход

24 блока 2 1 управления, осуществляет переключение триггера 35, работающего в счетном режиме, в противоположное состояние. На первых входах элементов И 42-44 появляются логические уровни соответственно логической " 1", логического "0" и логической "1" ° Далее будут повторены действия, которые выполнялись при поступлении первого импульса записи (считывание), а затем действия, которые выполнялись при поступлении второго импульса записи (запись) и т.д. Совокупность действий, которые выполняются при поступлении двух импульсов записи (считывание и запись), назовем шагом После выполнения определенного числа шагов (после поступления определенного четного чис-, ла импульсов записи на вход 19 устройства) заканчивается первая часть контроля, которая выполняется при поддержании на входе 22 устройства уровня логической "1".

Затем начинается вторая часть контроля, в которой осуществляется переключение в режим третьей части контроля. На входе 22 устройства поддерживается логическая " 1". На вход

19 устройства поступает следующий импульс записи. При этом повторяются действия, которые выполнялись при поступлении первого импульса записи (операция считывания). После этого на вход 22 устройства поступает уровень логической "1" °

Так как информационный вход триггера 36 оставлен неподключенным, то на нем поддерживается уровень логи— ческой " 1" ° Однако до поступления на синхровход этого триггера следующего импульса записи до момента времени, определяемого его задним фронтом, на выходе этого триггера поддерживается уровень логического

"0". Поэтому на первых входах элементов И 42-44 установятся соответственно уровни логическои "1", логи— ческого "0" и логического "0" На входе 13 счетчика 11 устанавливается уровень логического "0". Таким об1510013 разом, запись информации в блок 1, а также в триггеры 8 блокируется.

Следующий импульс записи поступает через элемент И 42 на вход 12 счетчика 11, а также на вход 24 блока 21

5 управления.

Когда на вход 13 счетчика 11 поЕВ 11 ступает уровень логического 0, т о в этом случае переключение триггера

30 блокируется, переключение ре версивн о го счетчика 29 разрешается всегда при поступлении импульсов на синхр овход 1 2 . Кроме того, на входе управления режимом работы р еверсивного счетчика 2 9 устанавливается ур овень логического " 0", что с оотв е тст вует пер еключению этого счетчика в режим обратного счета (операция

Минус один, ) на его синхровход. Так как выходы это- го счетчика соединены только со старшими k-1 разрядами счетчика 11, то последний работает в режиме "Минус

При поступлении импульса эапи- 25 си на синхровходы триггеров 35 и 36 происходит переключение этих триггеров (на прямом выходе триггера

35 устанавливается уровень логического "0", на прямом выходе триггера 36 — уровень логической "1") .

На первых входах элементов И 42-44 устанавливаются соответственно уровни логической "1", логического "О" и логической "1". На входе 13 счетчика 11 устанавливается уровень ло- 35 гической "1", соответствующий операции "Плюс один". На этом вторая часть контроля заканчивается.

B течение третьей части контроля на входе 22 устройства поддержива- 40 ется уровень логической "1". Третья часть контроля завершается после поступления на вход 19 устройства такого же (четного) количества импульсов записи, какое поступило в 45 первой части. В дальнейшем на первом входе элемента И 42 постоянно поддерживается уровень логической

"1". При поступлении следующего импульса записи происходит считывание 50 информации из выбранной ячейки блока 1 в триггеры 8. Запись информации в блок 1 блокируется. Счетчик

11 переключается (операция "Плюс одчн"). .Ha вход 24 блока 21 управления.также приходит импульс записи и осуществляет переключение триггера 35, На первых входах элементов

И 42-44, на входе 13 счетчика 11 ус-. танавливаются соответственно уровнилогической "1", логического "0" и логиче ского "0" (з апис ь информации в блок 1, операция "Минус два"). При этом осуществляется запись в блок 1 в ячейку, в которую производилась последняя запись в первой части контроля. Записываемая информация при этом соответствует поразрядной сумме по модулю два информации, записанной в текущей выбранной ячейке, и информации, записанной в предыдущей (относительно положительного направления выбора ячеек) ячейке. В результате в выбранной ячейке происходит восстановление информации, которая находилась в ней до последней записи в первой части контроля. После выполнения такого же числа шагов (после поступления такого же четного числа импульсов записи), которое было выполнено в первой части контроля, состояние всех информационных ячеек блока 1 будет соответствовать состоянию этих же ячеек на момент начала контроля, если при контроле не произойдет ошибка. После оконча" ния контроля на вход 20 устройства опять подается логическая "1". Факт наличия или отсутствия ошибки можно определить путем сравнения состояния ячеек блока 1 памяти до и после контроля либо по состоянию контроль- . ных разрядов кода, если применяется кодирование записываемой информации е

Формула из обретения

Запоминающее устройство с автономным контролем, содержащее блок памяти, счетчик, коммутатор, блок управления и мультиплексоры, первые информационные входы которых являются информационными входами устройства, выходы мультиплексоров подключены к информационным входам блока памяти, выходы которого являются информационными выходами устройства, управляющие входы мультиплексоров объединены и являются первым входом задания режима работы устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, в него введены сумматоры по модулю два и триггеры, информационные входы триггеров соединены с соответствующими информационными выходами блока памяти, син1510013

)О хровходы триггеров подключены к первому выходу блока управления,второй, третий и четвертый выходы которого соединены соответственно с первым информационным входом коммутатора, управляющим и счетным входами счетчика, выходы разрядов которого соединены с информационными входами первой группы коммутатора, информационные входы второй группы коммутатора являются адресными входами устройства, первый вход задания режима работы блока управления и управляющий вход коммутатора подключены к первому входу задания режима работы устройства, второй вход задания ре— жима работы блока .управления является одноименным входом устройства, вход разрешения записи блока управления и второй информационный вход коммутатора объединены и являются входом разрешения записи устройства, вторые информационные входы мультиплексоров подключены к выходам соответствующих сумматоров по модулю

10 два первые входы которых соединены с соответствующими информационными выходами блока памяти, вторые входы сумматоров по модулю два подключены к выходам соответствующих триггеров, выход коммутатора подключен к входу

"Запись-считывание блока памяти, выходы группы коммутатора соединены с адресными входами блока памяти.

Запоминающее устройство с автономным контролем Запоминающее устройство с автономным контролем Запоминающее устройство с автономным контролем Запоминающее устройство с автономным контролем Запоминающее устройство с автономным контролем 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано при построении высоконадежных ЗУ, обеспечивающих в процессе работы парирование ошибок любой кратности в многоразрядных блоках памяти

Изобретение относится к вычислительной технике и может быть использовано для построения оперативных энергонезависимых (с батарейным питанием) запоминающих устройств с наращиваемой информационной структурой и контролем адреса

Изобретение относится к вычислительной технике и может быть использовано при изготовлении запоминающих устройств с сохранением информации

Изобретение относится к вычислительной технике, технике связи и может быть использовано в дискретной аппаратуре, где необходимо сохранение информации при пропадании сетевого питания

Изобретение относится к вычислительной технике и может быть использовано для построения устройств контроля блоков буферной памяти систем обработки информации

Изобретение относится к вычислительной технике и может быть использовано для для повышения надежности полупроводниковых запоминающих устройств с одноразрядной организацией

Изобретение относится к вычислительной технике и может быть использовано для коррекции ошибок во внешних запоминающих устройствах с последовательным доступом

Изобретение относится к вычислительной технике, может быть использовано для построения высоконадежных вычислительных систем

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано для контроля и испытаний на надежность запоминающих устройств на цилиндрических магнитных доменах

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками
Наверх