Интегроарифметическое устройство

 

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных комплексах, работающих в системах управления с высокими требованиями к скорости выполнения вычислений. Изобретение является дополнительным к авт.св. N 744654. Цель изобретения - расширение функциональных возможностей за счет вычисления аппроксимирующих полиномов без предварительной нормализации аргумента. Устройство содержит со второго по седьмой элементы ИЛИ 28-33, узел 34 формирования импульса сдвига, с четвертого по шестой элементы И 35-37, реверсивный счетчик 38, триггер 39, элемент И-НЕ 40. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ()9) (11) (5)) 4 С 06 F 7/64

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

54

53

ФУ

О

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (61) 744654 (21) 4287370/24-24 (22) 20.07.87 (46) 15.10.89. Бюл. N 38 (71) Таганрогский радиотехнический институт им. В.Д. Калмыкова (72) Л.М. Блинова, Л.Ю. Брюхомицкая, В.П.Сахарова и Е.И.Чернов (53) 681. 32 (088. 8) (56) Авторское свидетельство СССР

Ф 744654, кл. G 06 F 7/64, 1977. (54) ИНТЕГРОАРИФМЕТИЧЕСКОЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть исполь2 зовано в цифровых вычислительных комплексах, работающих в системах управления с высокими требованиями к скорости выполнения вычислений. Изобретение является дополнительньм к авт. св. )(744654. Цель изобретения — расширение функциональных возможностей эа счет вычисления аппроксимирующих полиномов без предварительной нормализации аргумента. Устройство содержит с второго по седьмой элементы ИЛИ

28-33, узел 34 формирования импульса сдвига, с четвертого по вестой элементы И 35-37, реверсивный счетчик

38, триггер 39, элемент И-НЕ 40.1 ип.

Я 3, = r,(F, «, «, °

151516

Изобретение относится к вычислительной технике, может быть использовано в цифровых и вычислительных комплексах, работающих в системах управ- 5 пения с высокими требованиями к скорости выполнения вычислений и является усовершенствованием устройства по авт. св. У 744654.

Цель изобретения — расширение функ-10 циональных возможностей за счет вычис. ления аппроксимирующих полиномов беэ предварительной нормализации.

На чертеже изображена структурная схема интегроарифметического устройст-15 ва.

Интегроарифметическое устройство содержит первый 1 — третий сдвигающие регистры 1-3, первый 4 и второй 5 сумматоры, первый — третий элементы 2И- 20

ИЛИ 6-8, первый 9, второй 10 элементы

И, первый 11, второй 12 элементы задержки, формирователь 13 приращений в составе третьего сумматора 14, третьего 15 и четвертого 16 элементов задерж25 ки, умножителя 17, четвертого регистра

18, преобразователь 19 кода, содержащий третий элемент И 20, первый элемент ИЛИ 21, преобразователь 22 дополнительного кода, экстраполятор 23, 30 состоящий из четвертого сумматора 24, пятого элемента 25 задержки, пятого

26 и шестого 27 сдвигающих регчстров, второй - седьмой элементы ИЛИ 28-33, узел 34 формирования импульса сдвига, четвертый — шестой элементы И 35-37

35 реверсивный счетчик 38, триггер 39, элемент И-НЕ 40, вход 41 П „признака вычисления подынтегральйой функции, вход 42 П признака умножения, вход

43 С1 синхронизации занесения в первый сдвигающий регистр, вход 44 С2 синхронизации занесения во второй сдвигающий регистр, вход 45 Q» управ— ления сдвигом в стоРону младших Раз- 45 рядов первого и второго сдвигающих регистров, вход 46 П признака инверсии кода, вход 47 П признака квантования приращения ингеграла, вход 48 Q управления сдвигом в сторо-50 ну младших разрядов пятого и шестого сдвигающих регистров, вход 49 С8 синхронизации занесения в шестой сдвигающий регистр, входная информационная шина 50 "Инф" выходы 51 подынУ

55 тегральной функции, выходы 52 мантиссы, выходы 53 приращения, выходы 54 остатка, вход 55 СИ синхронизации, вход 56 СД признака сдвига, выходы 57

2 4 порядка, вход 58 HP признака нормализации, вход 59 P порядка, вход 60

"Знак P" знака порядка, выходы 61 знака порядка, вход 62 Q3 управления сдвигом в сторону младших разрядов третьего сдвигающего регистра, вход

63 С4 синхронизации занесения в четвертый регистр.

Интегроарифметическое устройство работает следующим образом.

В зависимости от значений входных признаков в устройстве могут выполнять. ся 8 модификаций операций интегрирования по формуле трапеций, определяемых сочетанием признаков П „, П

П „„(при П = О, СД-О, HP=O), операции умножени -сложение (при П =1, П =

0» П1Р„=О, П1 „=0, СД=О, HP=O)» yMножение-вычитание (при П =1, П =1, П „=О, П,, =О, СД=О, HP =0), нормализация (при HP=O, П =О, П2=0, П „=О, П =О,СД=О), логический сдвиг (при

СД=1, HP=O, П2=0, П =О, П „=О, П „,, =

=О) .

Операции нормализации и логического сдвига выполняются над операндом

R, представленном в дополнительном коде с фиксированной запятой, причем (R(с. 1, являющимся результатом предыдущей операции, который к началу рассматриваемых операций хранится в сдвигающем регистре 3. При выполнении операций нормализации осуществляется сдвиг в сторону старших разрядов содержимого сдвигающего регистра 3 до появления в старшем (первом справа noche знакового) разряде 1 мантиссы значащей единицы и формирование значения двоичного порядка, который является всегда отрицательньм, т.к. (К! с 1. Если R О и R c 2, r,=

= О и достаточным условием сдвига для нормализации является наличие нуля в первом старшем разряде мантиссы, т,е.

При R (0 (r = 1) необходимо рассмото реть два случая.

Если (Rt = 2 1 с k с И-1 где

1 c k (N — 1 — целочисленная величина;

N — разрядность R с учетом знака и, соответственно, количество разрядов регистра 3, то условием сдвига для нормализации является наличие единиц в двух старших разрядах мантиссы, т.е.

i5151

Если, К р 2 " и (R/ . 2, то это условие не является достаточным для правильной нормализации таких чисел, т.к. всегда будет недос5 тавать 1-ro такта сдвига и для этого случая, кроме данного условия, нужно анализировать состояние, когда в первом старшем разряде единица, во втором — ноль и в оставшихся 3-(N-1) раз10 рядах мантиссы есть хотя бы одна значащая единица, т. е. для случая

Формирование сигналов сдвига пои нормализации осуществляется элементом

ИЛИ 28, узлом 34, элементами И 35, 20

ИЛИ 31, синхронизация сдвига производится синхронизирующими импульсами СИ, поступающими в устройство по входной шине 55. Формирование двоичного порядка осуществляется путем подсчета импульсов сдвига реверсивным счетчиком

38, знак порядка фиксируется в Д-триггер 39. При этом формирование условий сдвига 3,, P,,,, и сдвиг щ х и сов производится узлом 34, анализ ус- 30

tati -I ловия V r, «реализует элемент ИЛИ 28. =з

Импульсы сдвига при нормализации, с.ни маемые с выхода узла 34, поступают на элемент 35, и т.к. на входной шике 58 признак HP=1, проходят через элементы

И 35> ИЛИ 31 на вход сдвига в сторону старших ра рядов регистра 3. Кроме того, импульсы сдвига с выхода элем кта И 35 поступают на вход суммир-ва40 ния реверсивного счетчика 38, насчитывающего величину порядка. Выход узла

34 заводится и Hà S-вход D-триггера

39, и первый же импульс сдвига при нормализации взводит D-триггер в ецинич45 ное состояние, фиксируя з нак "минус порядка. Значение нормализовакч >й мантиссы со знаком порядка и знака порядка поступают соответственно ка выходные шины устройства 52, 57, 61 с параллельного выхода сдвигающего регистра 3, с выхода реверсивного счетчика 38, с единичного выхода триг— . гера 39. После окончания операции кор-. 5 мализации триггер 39 через элемент 40, выход которого заводится на его Rвход, сбрасывается в нулево» сос ояние. При выполнении операции логического сдвига осуществляется сдвиг содержимого сдвигающего регистра 3 на количество разрядов / в сторону младших разрядов, если Р С3, т.е. знак О

1 или, в сторону старших разрядов, если р >О, т.е. знак p = О.

К моменту начала операции значения

P и "Знак P" должны быть выставлены на входных шинах 59, 60 соответственно. Операция начинается после подачи

:a входную шину 56 устройства признака Cf1--1, поступающего на С-входы Dтриггера 39 и реверсивного счетчика

38, и синхронизирующего занесения в

Э-триггер 39 через вход D знака порядка с входной шины 60 "Знак P" и в реверсивный счетчик через параллельный вход значения порядка с входной шины 59 Р. Если р 4 О, на выходе элемента ИЛИ 30, количество входов которого равно количеству разрядов реверсивного счетчика 38, устакавливается единичный сигнал, который разрешает прохождение импульсов СИ с входной шины 55 через один иэ элементов И 36, если P > О, или И 37, если Р с О. При

p ) 0 сдвиг содержимого сдвигающего регистра о."уществляется в сторону старших разрядов, при о (0 в сторону ! младших разрядов, цля э гого выход элемен.. а И 36 через элемект HJIH 31 заводится на вход у;,равления сдвигом в торону старших разрядов сдвигающего регистра 3, выход элемента И 37 через элемент ИЛИ 32 на вход сдвига в сторону младших разрядов сдвигающего регистра 3. Кроме того, каждь.й импульс сдвига с выходов элемев ов И 36 или

37 через элемент KIH 29 заводится на вычитающий вход реверсивного счетчика

38 и приход каждого нового импульса вызывает уменьшение соде; жимогс счетчика 38 на единицу. Операция сдвига оканчивается посл.е установки реверсивного счетчика 38 в нулевое oc."÷ оякие.

При этом на выходе элемента И1П1 30 устанавливается нулевой сигка;, эакрь.— вающий элементы И 36, 37 для пр.хождения СИ. D-триггер 39 по R — входу пос ле окончания операции сдвига (CO-O) через элемент 40 устанавливается в нулевое состояние.

Выполнение операций умножения сложение z = yx+K, умножение — вычитание z = -R+yx начинается после по"тупления по входной информационной шине 50 Инф множимого у, мкож. теля х, заносимых чер з параллель ые входы

1515162 сдвнгающего регистра 2 и регистра 18 в моменты времени, соответствующие поступающим по входным шинам 44, 63 сигналам синхронизации занесения в регистр 2 (С2) и в регистр 18 (C4).

Операнд R является результатом предыдущей операции и к началу рассматриваемых операций хранится в сдвигающем регистре 3. После занесения в ин- 10 тегроарифметическое устройство для операций умножения — сложение, умножение — вычитание информации на входы управления сдвигом в сторону младших разрядов сдвигающих регистров 15

2,3 подаются соответственно сигналы

01 с входной шины 45, Q3 с входной шины 62 через элемент ИЛИ 32. При этом код множимого у с последовательного выхода сдвигающего регистра 2 через 20 сумматор 14, на второй вход которого поступает нулевая информация с последовательного выхода регистра 1, без изменения проходит на вход множимого параллельно-последовательного умножителя 17, на вход множителя ко— торого поступает параллельный код множителя с выхода регистра 18. С выхода умножителя 17 снимается последовательный код произведения, имеющего 30 удвоенную разрядность по сравнению с разрядностью сомножителей у, х, который через второй элемент И элемента

2И-ИЛИ 8 заводится на второй вход сум матора 5, на первый вход сумматора 5 при выполнении операции умножение— сложение (П = 1, Пг = О) через первый элемент И элемента 2И-ИЛИ 7, элементы И 20, ИЛИ 21 поступает неизменное значение R с последовательного вы-40 хода сдвигающего регистра 3 при сдвиге в сторону мпадших разрядов. При выполнении операции умножение — вычитание (П ъ., = 1, П = 1) последовательный код операнда R через первый эле- 45 мент И элемента 2И-ИЛИ 7 поступает в преобразователь 22 дополнительного кода, где осуществляется его инвертирование с преобразованием в дополнительный код, и величина (-R)gp„ через элемент ИЛИ 21 заводится на первый вход сумматора 5. Результат операции умножение-сложение z = yx+R или умножение-вычитание г = ух-R с выхода сумматора 5 через элемент И 10, открытый, т.к. на входной шине 47 признак П ),„ 0, заводится на последовательный вход сдвигающего регистра 3 при сдвиге в сторону младших разрядов.

Результат выполнения операции умножение — сложение, умножение — вычитание остается в регистре 3 и поступает на входную шину 52 °

Если сомножители у,х имеют разрядность N с учетом знака двоичных разрядов, произведение их имеет разрядность 2N-1. Принимая, что исполнение операций умножение-сложение, умножение-вычитание начинается в 1-м такте после считывания операндом, сигналы

Q1, Q3 управления сдвигом регистра

2,3 в сторону младших разрядов должны содержать N и 2N-1 тактов с 1-го по 1tN-i в (1+2N-1)-м также результат операции может считываться через выходную шину 52 устройства.

Величина 1 (в количестве тактов) выбирается достаточной для записи в интегроарифметическое устройство сомножителей х,у.

Устройство может вычислять интегралы стильтеса.

Алгоритм реализации г-й операций интегрирования по формуле трапеций в итегроарифметучеа4о устройстве имеет вид л

y»(;+ ) = УIr> ург() ) ПLgr э ъ Г

1 л ji Sрг 1>Ф1) (Уpr> 2 1 ура) +þ) ) ург

1 Ук(+ ) r SgI,(,+,) л о

Рум> „) Р и- ))>>7>>; ° 1 +t>ó> 1 >

Рй

Оу „,) Р,„, ) У„1,„) + Оу„, I где знак " " над функцией или приращением означает ограничение разрядности мантиссы до N-1 разрядов (от 1 до N-1), разряд Π— знак, Pp Pzj — оператор выделения из переменной г разрядов ст а до Ь, О у„,,,) — остаток квантования переменной у в точке (i+1).

Рассмотрим вычислительный процесс выполнения одной операции интегрирования в (i+1)-м шаге решения.

Выполнение операции начинается после поступления через входную информационную шину 50 приращений

Ьу „(i+1), g у Ä(i+1) подынтегральной функции у „. соответственно на входы параллельйого занесения регистров 2, 18, 1, синхронизация занесения в ко1515162

С4, Сl, поступающими на входы С реги- + 1/2ч ° ) у(„(;„)) умножается на приращестров 1, 18, 2 с входных шин 44 63

1, 18, 2,, ние Ч у (...), поступающее как множи43. Кроме того, для операций, выпол- 5 тель из регистра 18 в умножителе 17. няемых с квантованием приращений На выходе ум ножителя формируется

17 ф (П „=1), в регистр 27 через вход параллельного занесения по сигналу ное приращ

С6 с вх

С с входной шины 49 осуществляется занесение остатка С у„ поступающего !О 7 проходи а

1с(э проходит на преобразователь 19 копо шине 50 ИФ. По шинам 41, 46, 47 в устройство поступают признаки П „, менения через элементы И 20,ИЛИ 21

П П определяющие тип операции на первый вход сумматора 5, а при интегрирования: с инверсией прираще- П = 1 инвертируется с п б

15 ртируется с преобразова.я, „(,,)(= ) или без инвер- телем в дополнительный код в преобразо. сии П = О с об — с образованием у „(, „) вателе 22 дополнительного кода и че(ч „= ) или ез изменения у „, рез элемент ИЛИ 21 также поступает (П =1) б (П „= О), с квантованием результата на первый вход сумматора 5. Если при (1,„= 1) или без квантования (П „= выполнении предыдущей (r-1) — и опера(П

О). ции интегрирования оканчивалось вы20

П изнаки П ризнаки П Р,,, П,, д, П (,„должны числение очередной строки РСУШ П сох анять свои р значения в течение 1, содержимое регистра 3 очистилось троки всей длительности выполнения операции, при сдвиге, и, в r-и операции на второй

После занесения в интегроарифмети- вход сумматора 5 поступает нулевая ческое уст ойство необ у р ходимой для на- информация из регистра 3 и приращение

25 чала вычислений информации и уста нов- без изменени я записывается в регистр ления на шинах 4 1, 46, 47 признаков 3 через элемент И 10 если П,,= О, Э операции интегрирования на входы уп-; ли через элемент И 9 поступает в равления сдвигом в сторону младших зрядов perHc poa 1 и 2, 3 H 26 и 3О Если р 0 (;сли („,)=, го после (r-1) и one27 с вхо ных шин 45 62 48 д ши 45, 62, 48 соответ- рации интегрирования в регистр 3 чественно гоступают сигналы сдвига Ol, рез элемент И 10 записалось значение (1+ )

О р 1, 03 и 0-2Л. вается в сумматоре 5 с приращеы .ем

Значения приращения 97qr (,+,) и подын- 35 Sqc,r(i i) Полученное значение Ч $ р фу ции у ; с последова- запйсывается в регистр 3 при Г!, =О (1 ) тельных выходов регистров 1 2 посту- или проходи б

3I

У и роходит в лок экстраполяции 23, пают на входы сумматора 4, формирую- если П (,„= 1. В блоке экстраполяции щего у pÄ(i+1) и формирователя 13 при- 23 приращение g Sb П,= 7 ращ " в . исляющего значение ЧБ р,),р 40 суммируется в сумматоре 24 с остarен в .чи

bv(14i1 1 = у )

i+ 1), ком O y„(, поступающим с оследовательного выхода сдвигающего регистра 27.

Если Пц = О, то содержимое реги- Полученная в сумматоре 24 сумме стра 1 (у„„; ) при сдвиге перезаписы- VYq i,,I + Оу ; загисывается .; регистваетсЯ чеРез пеРвый элемент И эле- 45 ы 2 ры 26, 27. После выполнения зперацпп мента 2И-ИЛИ 6. При П ь „= 1 в регистр

ЛИ о П П Honoe значение остатка (I у, запи1 через второй элемент И элемента 2И1 + )

Ил.и 6 сывается в регистры 27, квантовennoe

ЛИ 6 записывается новое значение приращение gy(i+1) в регис рь: ?7, у >(i+1) с выхода сумматора 4, В форР квантованное приращение Р у(i+1) в р емироватепе 13 приращений у „; перед 5Q гистр 26 и через параллельные вчходы поступлением на сумматор 14 задержи- регистров 26, 27 приращение 7 у ., вается элементом 16 задержки на 1 такт, 1(IW I) и остаток О у„,,1 через выходные шины и таким образом обеспечивается сдвиг в 53, 54 соответственно выдаются на выв сторону младших разрядов приращения

l ход устройства.

7 7pI ((y ) n0 отношению K noIIblHf eI pBJIb 5

55 ной функции у, на один такт, необхо- . Ф

Формула изобретения димый для вычисления величины + ург(+ 2 Ч у p (+ ), реализуемой c Ma opoM

1 л Интегроарифметическое устройство по авт. св. 1(- 744654, о т л и ч а ю—

1515162

Составитель А.Чеканов

Редактор М.Циткина Техред Л.Олийнык Корректор М.Васильева

Заказ 6277/46 Тираж 668

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãîðîä, ул. Гагарина, 101 щ е е с я тем, что, с целью расширения функциональных воэможностей за счет вычисления аппроксимирующих полиномов без предварительной нормали5 зации аргумента, оно содерзит с второго по седьмой элементы ИЛИ, узел фор. мирования импульсов сдвига, с четвертого по шестой элементы И, реверсивный счетчик, триггер и элемент И-НЕ, 10 причем выходы трех старших разрядов третьего сдвигающего регистра соединены с первыми тремя управляющими входами узла формирования импульсов сдвига соответственно, а остальные выходы 15 этого регистра подключены к входами второго элемента ИЛИ, выход которого соединен с четвертым управляющим входом угла формирования импульсов сдвига, выход которого соединен с входом 20 установки в "1" триггера и первым входом четвертого элемента И, вход которого соединен с входом сложения реверсивного счетчика, прямой выход триг. гера соединен с первым входом пятого 25 элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с входом вычислителя реверсивного счетчика, выходы которого соединены с выходами по- 30 рядка устройства и входами четвертого элемента ИЛИ, выход которого соединен с вторым входом пятого элемента

И и первым входом шестого элемента И, выход пятого элемента И соединен с первьм входом пятого элемента ИЛИ, выход которого соединен с входом управления сдвигом в сторону старших разрядов третьего сдвигающего регистра, а второй вход подключен к выходу четвертого элемента И, вход признака сдвига устройства соединен с первым входом элемента И-HF., третьим входом пятого элемента И, управляющим входом реверсивного сЧетчика, входом синхронизации триггера и вторым входом шестого элемента И, выход которого соединен с вторым входом третьего элемента

ИЛИ и первым входом шестого элемента

ИЛИ, выход которого соединен с входом управления сдвигом в сторону младших разрядов третьего сдвигающего регистра, инверсный выход триггера соединен с третьим входом шестого элемента И и выходом знака порядка устройства, вход признака нормализации устройства соединен с вторыми входами элемента

И-НЕ и четвертого элемента И, выход элемента И-НЕ соединен с входом установки в "0" триггера, вход синхроимпульсов устройства соединен с входом синхроимпульсов узла формирования импульса сдвига, четвертым входом пятого элемента И и третьим входом шестого элемента И, вход знака порядка устройства соединен с D-входом триггера, входы порядка устройства соединены с информационными входами реверсивного счетчика, входы признака умножения и признака квантования приращений интеграла соединены соответственно с первым и вторым входами седьмого элемента ИЛИ, выход которого соединен с вторым входом первого элемента

И, вход управления сдвигом устройства соединен с вторым входом шестого элемента ИЛИ.