Динамическое запоминающее устройство с коррекцией ошибок

 

Изобретение относится к вычислительной технике, в частности к динамическим запоминающим устройствам (ДОЗУ) с коррекцией ошибок. Цель изобретения - повышение быстродействия ДОЗУ. Устройство содержит накопители 1 и 2, блок 3 формирования синдрома ошибки, регистры 4 и 5 числа, коммутаторы 6, 7 и 8, счетчик 9, регистр 10 адреса, дешифратор 11, блок 12 управления, формирователь 13 контрольных разрядов по модулю два и блок 14 контроля по модулю два. Запись полного слова в накопитель 1 сопровождается записью в него контрольных разрядов по модулю два и контрольных разрядов для коррекции ошибок и записью в накопитель 2 бита достоверности. Запись неполного слова в накопитель 1 осуществляется за один цикл и сопровождается записью в него контрольных разрядов по модулю 2 и записью в накопитель 2 инверсного значения бита достоверности. При считывании в зависимости от значения бита достоверности в работу включается блок 14 контроля по модулю два или блок 3 формирования синдрома ошибки. Во время регенерации в зависимости от значения бита достоверности происходит восстановление бита достоверности и правильных контрольных разрядов по коду Хэмминга или коррекция (при необходимости) одиночной ошибки и запись в накопитель 1 откорректированной информации. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (И) А1 (51) 4 G 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY CBHQETEJlbCTB Y

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4390323/24-24 (22) 09.03.88 (46) 15.11.89..Бкл . У 42 (72) В.И. Васильев (53) 681.327.66(088.8)

{56) Авторское свидетельство СССР

))- 760194, кл. С 11 С 29/00, 1976.

Авторское свидетельство СССР

11 - 1133625, кл . G 11 С 29/00, 1985. (54) ДИНАИИЧЕСКОЕ ЗАПОИИНАК)ЩЕЕ УСТРОЙСТВО С КОРРЕКЦИЕЙ 011ЯБОК (57) Изобретение относится к вычислительной технике, в частности к динамическим запоминающим устройствам (ДОЗУ) с коррекцией ошибок. Цель изобретения — повышение быстродействия ДОЗУ.

Устройство содержит накопители 1 и 2, блок 3 формирования синдрома ошибки, регистры 4 и 5. числа, коммутаторы б, 7 и 8, счетчик 9, регистр 10 адреса,. дешифратор 11, блок 12 управления, формирователь 13 контрольных разрядов по модулю два и блок 14 контроля

2 по модулю два. Запись полного слова в накопитель 1 сопровождается записью в него контрольных разрядов по модулю два и контрольных разрядов для коррекции ошибок и записью в накопитель 2 бита достоверности. Запись неполного слова в накопитель 1 осуществляется за один цикл и сопровождается записью в него контрольных разрядов по модулю 2 и записью в накопитель 2 инверсного значения би та достоверности. При считывании в зависимости от значения бита достоверности в работу включается блок

14 контроля по модулю два или блок 3 формирования синдрома ошибки. Во время регенерации в зависимости от значения бита достоверности происходит восстановление бита достоверности и правильных контрольных разрядов по коду Хэмминга или коррекция (при необходимости) одиночной ошибки и saлись в накопитель 1 откорректированной информации. 2 ил.

3 1522293 4

Изобретение относится к вычисли" тельной технике и может быть использовано в динамических запоминающих устройствах (ДОЗУ) с коррекцией ошибок.

Цель изобретения — повышение быстродействия динамического запоминающего устройства с коррекцией ошибок.

На фиг. 1 представлена структурная 10 схема устройства; на фиг. 2 — схема блока управления.

ДОЗУ (фиг. 1) содержит первый и второй накопители 1 и 2, блок 3 фор мирования сйндрома ошибки, первый 4 и второй 5 регистры числа, первый 6, второй 7 и третий 8 коммутаторы, счетчик 9, регистр 10 адреса, дешифратор 11, блок 12 управления, формирователь 13 контрольных разрядов.но модулю два,20 .блок 14"контроля по модулю два., Входы 15 и 16 являются соответ:ственно информационным входом и выхо дом устройства, вход 17 - адресным входом, устройства, входы 18-20 — уп.равляющньы входами устройства, выход

21 — выходом-неисправимой ошибки устройства.

Блок 12 управления .{фиг. 2) содер. жит элемент ИЛИ 11, таймер-генератор

23, триггеры 24-26, элементы И 27 и 28, счетчик 29, постоянное запоминающее устройство {ПЗУ) 30.

Устройство работает следующим образом.

Сигнал "Запись" по управляющему . входу 18 или сигнал "Считывание" по уиравляющему входу 19 устройства поступают через элемент ИЛИ 22 на установочный вход триггера 24 и запоми- 40 наются на нем. Аналогичным образом сИгнал запроса на регенерацию, чоступающий с таймера-генератора 23, запоминается на триггере 25. Сигнал с выходов этих триггеров подаются 45 на входы RS-триггера 26, который выполняет функцию арбитра, определяя внешнее (режим "Запись" или "Считывание") или внутреннее (режим "Реге нерация") обращение к памяти. В ис- 0 ходном состоянии выходы триггеров

24 и ?5 находится в состоянии "0", а оба выхода триггера 26 — в состоянии "1", и сигнал с выхода элемента И 28 запрещает счет тактовых

:,.импульсов, поступающих на вход счетчика 29 с таймера-генератора 23. При обращении к памяти на одном из выходов триггера 26 формируется сигнал низкого уровня, разрешающий работу счетчика 29 и формирование управляющих сигналов на выходах ПЗУ 30.

В режиме запись данные с информационного входа 15 через регистр 4 числа и второй коммутатор 7 под управлением сигнала с выхода блока

12 управления поступают на информационный вход накопителя 1, а также на информационные. входы-выходы блока 3 формирования синдрома ошибки и вход формирователя 13 контрольных разрядов по модулю два, формирующих соответственно контрольные разряды по коду Хэмминга и контрольные разряды по модулю два на входах контрольных разрядов накопителя 1, 1

На информационный вход накопителя

2 с входа 20 признака записи неполного слова через элемент И 27 поступает, низкий уровень при записи слова и высокий уровень нри записи неполного слова Накопитель 2 имеет такую же емкость, как и накопитель 1, но одноразрядную организацию, н служит для хранения бита достоверности контрольных разрядов по коду Хэмминга.

Адрес с адресного входа 17 устройства через регистр 10 адреса н первый коммутатор 6 поступает на адресные входы накопителей 1 и 2 и на вход дешифратора 1! Под воздействием управляющих сигналов с,второго и шестого выходов блока 12 управления производится запись информационных и контрольных битов в накопитель 1, а также запись "0" нли "1" в накопитель 2 соответственно при отсутствии или наличии признака записи неполного слова на входе 20 признака записи неполного слова 20. Таким образом, любая запись в ДОЗУ осуществляется за один цикл 4

В режиме "Считывание" данные с выхода накопителя 1 поступают в блок

14 контроля по модулю два и через второй коммутатор 7 — в регистр 5 числа. В зависимости от значения бита достоверности, считанного из накопителя 2, в устройстве осуществляется либо контроль по коду Хэмминга, либо контроль по модулю два. Если бит достоверности имеет нулевое значение, то при наличии на третьем выходе блока 3 формирования синдрома ошибки сигнала одиночной ошибки второй коммутатор 7. переходит в третье состояние, блок 3 формирования синдро1522293 6 случае блоком 14 контроля по модулю два, то формируются новые контрольные разряды по коду Хэмминга и по модулю

5 два и производится перезапись информационных и контрольных разрядов в накопитель 1. В накопитель 2 при этом записывается нулевое значение бита достоверности, определяемое низким уровнем сигнала на инверсном выходе триггера 26, а следовательно, и на выходе элемента И 27 и информационном входе накопителя 2. При появлении сигнала об ошибке.на выходе 21 признака а- 15 неисправимой ошибки устройства перезапись отменяется для сохранения сбойной ситуации. я- .Таким образом, в устройстве во время регенерации производится перио2О дическое исправление одиночных ошибок при нулевом значении бита достои- верности, что исключает накопление ошибок сбойного характера, или восстановление контрольных разрядов по коду Хэмминга, ставших недействительными. после операции записи неполного слова, при единичном значении бита достоверности, с последующей установкой этого бита в нулевое со- . стояние. Это позволяет вьцтолнить опеи рацию записи неполного слова за один цикл, что .повышает быстродействие устройства. изобретения

Формул а ма ошибки корректирует ошибку и выдает корректную информацию через второй регистр 5 числа на информаци онный выход 16 ус гройства.

При наличии на первом выходе бло ка 3 формирования синдрома ошибки сигнала неисправимой ошибки он пере дается через третий коммутатор 8 на выход 21 и на вход признака неиспра вимой ошибки блока 12 управления.

В этом случае считанная информация не корректируется, а передается через второй регистр 15 числа на информационный выход 16 и сопровожд ется сигналом ошибки на выходе 21.

Если бит достоверности имеет еди ничное значение, то производится пр мая передача считанной информации через второй коммутатор 7 и регистр

5 числа на информационный выход 16 устройства..В случае обнаружения од .ночной ошибки блоком 14 контроля по модулю два считанная информация сопровождается сигналом .ошибки на выходе 21 неисправимой ошибки устройства, В режиме "Регенерация" блок 12 управления сигналом с первого выход подключает через первый коммутатор на адресные входы накопителей 1 и 2 вход дешифратора 11 содержимое счет чика 9. Под воздействием сигналов с. второго,,четвертого, пятого и шестого выходов блока 12 управления и сигналов с .выхода дешифратора 11 проис- 35 ходит считывание информации из накопителя 1 в блок 3 формирования синд рома ошибки через второй коммутатор

7 и считывание бита достоверности из накопителя 2. . 40

Если считанный бит достоверности имеет нулевое значение и отсутствует. сигнал о неисправимой ошибке на выходе 21 устройства, то при появлении на входе признака корректируемой : 45 ошибки блока 12 управления сигнала одиночной ошибки производится коррекция информации блоком 3 формирования синдрома ошибки и запись откорректироваиных данных и контрольных разря" дов в накопитель 1. При появлении сигнала о неисправимой ошибке сбойная ситуация сохраняется в накопителе 1.

Если считанный бит достоверности имеет единичное значение и отсутствует сигнал о неисправимой ошибке на выходе 21 признака неисправимой Ъшиб-. ки устройства, формируемый в этом

Динамическое запоминающее устройство с коррекцией ошибок, содержащее первый накопитель, регистр адреса, счетчик, первый и второй коммутаторы, дешифратор, блок управления и первый регистр числа, вход которого является информационным входом устройства, а выход первого регистра числа соединен с первым информационным входом. второго коммутатора, выход которого подключен к первому информационному входу первого накопителя, адресный вход которого соединен с первым выходом первого коммутатора, второй выход которого подключен к первому входу дешифратора, выход которого соединен с входом выборки накопителя, вход регистра адреса является адресным входом устройства, выход регистра адреса подключен к первому информационному входу первого коммутатора, второй информационный вход которого соединен с выходом счетчика, вход

1522293 г.2

Составитель А.Скороходов

Редактор N.Недолуженко Техред М. Ходанич Корректор Т.Малец

Заказ б970/50 Тираж 558 Подписное

ВНИИЦИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж- 35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 . которого подключен к.управляющему

-входу первого коммутатора и первому выходу блока управления, второй выход которого соединен с входом записи накопителя, входы записи, чтения

5 и признака записи неполного слова блока управления являются одноименными входами устройства, о т л ич а ю щ е е с я . тем, что, с целью повышения быстродействия устройства, оно содержит второй накопитель, второй регистр числа, блок формирования синдрома ошибки, формирователь контрольных разрядов по модулю два, блок контроля по модулю два и третий коммутатор, первый информационный вход которого соединен с первым выходом блока формирования синдрома ошибки, второй информационный вход третьего коммутатора соединен с выходом блока контроля по модулю два, управляющий вход третьего коммутатора соединен с выходом блока контроля по модулю два, управляющий вход третьего коммутатора соединен с выходом второг6 накопителя и вхо.дом признака достоверности контрольных раарядоэ по коду Хэмминга блока управления, выход третьего коммутатора подключен к входу признака некорректируемой ошибки блока управления и является выходом

1 неисправимой ошибки устройства, адресный вход, входы записи и выборки второго накопителя подключены к соответствующим входам первого накойителя, информационный вход второго накопителя подключен и третьему выходу блока управления, выход первого накопителя подключен к входу блока контроля по модулю два и второму информационному входу второго коммутатора, управляющий вход которого соединен с четвертым выходом блока управления, выход второго коммутатора соединен с входом формирователя контрольных раз— рядов по модулю два, с входом-выходом блока формирования синдрома ошибки и входом второго регистра числа, выход которого является информационным выходом устройства, пятый выход блока управления подключен к управляющему входу блока формирования синдрома ошибки, второй выход которого соединен с первым входом контрольных разрядов первого накопителя, третий

ыход соединен с входом признака орректируемой ошибки блока управлеия, шестой выход которого подключен второму входу дешифратора, а выход формирователя контрольных разрядов по модулю два соединен с вторым входом контрольных разрядов первого накопителя.