Устройство для суммирования двух чисел с плавающей запятой

 

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств вычислительных машин. Целью изобретения является повышение точности результата при сложении числа, имеющего отрицательный порядок, с нулевым числом. Устройство содержит первый и второй коммутаторы 3 и 4 мантисс, первый и второй коммутаторы 5 и 6 порядков, схему 7 сравнения порядков, сдвигатель 8, арифметико-логический блок 9 порядков, блок 10 управления, арифметико-логический блок 11 мантисс, коммутатор 12 кода сдвига, регистр 13 мантиссы, нормализатор 14 с соответствующими связями. 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК 5114 G 06 Е 7/50 юг,1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPbfTHRM

ПРИ Т СССР (21 ) .4376499/24-24 (22) 08.02.88 (46) 15.12.89. Бюл. № 46 (72) 3 К. Калинин v Г. Л. Савран (53) 681.325.5 (088.8) (56) Авторское свидетельство СССР

¹ 1348825, кл. G 06 Е 7 50, 1986.

Процессор EC 2366. Техническое описание Ч. 3 М., 1983, с. 21, 154.

„„Я0„„1529214 A 1 (54) УСТРОЙ СТВО ДЛЯ СУММ И РОВ АНИЯ ДВУХ ЧИСЕЛ С ПЛАВАЮ1ЦЕЙ

ЗАПЯТОЙ (57) Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств вычислителных машин. Целью изобретения является повышение точности результата при сложении числа, имеюшего отрицательный порядок, с нулевым числом.

Устройство содержит первый и второй коммутаторы 3 и 4 мантисс, первый и второй коммутаторы 5 и 6 порядков, схему 7 сравнения порядков, сдвигатель 8, арифметико-логический блок 9 порядков, блок 10 управления, арифметико-логический блок 1! мантисс, коммутатор 12 кода сдвига, регистр 13 мантиссы, нормализатор 14 с соответствующими связями. 4 ил.

1529214

Изобретение относится к области вычислительной техники и может быть использовано при построении арифметических устройств вычислительных машин с плавающей запятой.

Целыю изобретения является повышение точности результата при сложении числа, име)ощего отрицательный порядок, с нхлевым числом.

На фиг. 1 представлена структурная схс м а устройства для суM м ирован и я днуx чисел с плаваю)цей запятой; на фиг. 2 структурная схема блока управления; на фиг. 3 — функциональная схема нормализатора; на фиг. 4 функциональная схема арифметико-логического блока мантисс.

Устройство (фиг. 11 содержит вход 1 (!OpBoI o c.! 3B3емОго устройства, Вход 2 Второго слагаемого устройства, первый и второй коммутаторы 3, 4 мантисс, первый и второй коммутаторы 5, 6 )юря.)ков, cxclvlx 7 20 сравнения порядков, сдвигатель 8, арифметико-логический блок 9 порядков, блок 10 управления, арифметико-логический блок 11

x13)iTIi(коммутатор 12 кода сдвига, ре)истр

13 мантиссы, нормализатор 14, вход 15 логического нуля устрой(тва, вход 16 логической единицы устройства, тактовый вход 17 устройства, выход 18 сдвигателя 8, выход 19

Р3:)РЯ,!OВ X)3!ITHCCbl Bb)XO)а С; v\%)bi СТРОИСТВа, Вы,од 20 разрядов порядка выхода суммы устройства, выход 21 разряда знака

Выхо,!3 суммы устройства, с ВторогO по шестнад)Витый выходы 22- — 36 блока 10 управ I(н н я.

13лок 10 управления (фиг. 2 co.)å жнт Вхо (37 мла ) IHUI разряда регистра 38

cдвига, регистр 39, дешифратор 40, входв(35

41- 47 условий блока 10 управления, прич M l3xo;j 17 устройства соединен с Вх0:(ом 37 регистра 38, вы од котороп>, В. Оды

41- 45 блока 10 управления и Выход регистра 39 соединены сосп Ветств ll!)o с Входами ден)ифратора 40, выходы которол> соединены соответственно с Выходом 21 устройства, C )3iiIXO J3 XI H 22 36 б )OK3 х пр ) В.1ения и с Входом разреццния pecHcTI)E) 39. входы разрядов которого соединены с Вх0дами 46, 47 блока 10 управления.

Нормализатор 14 (фиг. 3! для шестнадцатиразрядной мантиссы содержит коммутатор 18, первый и второй )нифраторы 49, 50, элемент И вЂ” НЕ 51 и группу элементов НЕ 52, причем входы разрядов входа нормализатора 14 соединены с входами соот- 5О ветствующих элементов НЕ 52, выходы с первого i!0 восьмой элементов HF 52 соединены с соответствующими входами элемента И вЂ” HE 51 и шифратора 49, выходы элементов НЕ 52 с девятого по I)lecTE)aдцатый соединены соответственно с входами шифратора 50, выходы которого соединены с первой группой информационных входов коммутатора 48, выход которого является

Выходом нормализатора !4, выходы шифратора 49 и выход 3.(iåvlåíò3 И- — НЕ 51 соедиН(НЫ СООТВ(ТСТВ(Н!iO С ВТО, )ОИ CPV!!ПОИ ИифОРМ )ЦИОНН Ы ; ВХОДОВ И С . П)<3ВЛЯ<0(ЦИМ ВХОдом коммутатopcl 48. Б качестве элементов

HI. Использованы И(. 53) ЛН!, элемента

И НŠ— — ИС 531 IA2, шифраторов

ИС 155 ИБI, коммутатора — И(. 531 КП I I.

Арифметика-логический блок 11 ма:-<.(Нсс (фиг. 41 содержит арифметики-логические элементы 53--55, элемент 57 ускоренного переноса, элеменгы 58 --61 ИСКЛЮЧАЮ1IIFI . И.7И, и )H элемент И вЂ” HE 62. "-нформационные входы 63, 64 блока 1 1, входы 65 задания режима и переноса (>ло ка 11, выход 66 результата блока 11, Выходы 67, 68 переполнения и признака равенства ну i)0 блока 11, причем входь) ра )ря.!0B !!cpBoi 0 H BToj>ol 0 инфор(<(апио)(нь!х i(xÎЕоВ 63, 64 блока 1! соединены, входами разрядов первого и BTopoi информаliHOHHlilX BX0!0B э, ViP)l)OB 53 — 06, E)X(>lb) задания режима которы соединены ." В>,одс>м

65 блока 11, Выходы разрядов элементов 53

)6 являю гся Выхо;)ом 66 результа;а блока 11, ВХОД (>5 KoTop0 I 0 H В ы ходы . c. (Ови и новсния (()1 и распространения (1) ) пt- j)c!!o са элемен (0B 53 — 56 сое.(инены с í>òâcTròBñ1 BBTC TB(. E!)lO, ВXOJ, НСОСНОСВ э.)((ICE! . а 03 (, (0TH нен с Входох) 65 блока j, Вых(>д 67 пс пеполнения которого со динен В:)хо ом переноса эле(<)ента 56, Bhixo-.ы I C.)овнй Воз

li ИКНОВС .и НЯ И PBCI)POCT!)

ИСК, 1ЮЧАК)ЩЕЕ ИЛИ, Вых(>ды к(порых соединены с соответсTвх)оп(иx)и Вxo.lам<: элcм l!T3 И вЂ” HI 62, Выхо,(E являстся

Выхо.!Oxl 68;)риз) ака равснства нхлю !,!ока 1!.

Элемент),) 53 — 56 выно.! I!c),ü! !!i! ИС .>31

И i 13, э. I C iv!c H! 0 i — i) 3 И (. 53 i 1 П 4, э. ) е vl (Hты И(.. КЛ Ю 1АК>ШИ Е. И, I И:) а 11(.531

Л115. элемент И НЕ )!3 531, .А! .

Ь.(с>к, )!Ран. )енин (1>HI ) а на;)ОГHO ИЗВЕ< THOH СОВОКУ!. НОС)И ЗЛОВ, I)равления. Дешифратор 40 может быть реа.)изован посредством ПЗУ, которое сл жит для того, чтобы на основании 3)! IëH33 кода номера текущегÎ такта, резусп.тата сравнения мантисс, результата сравнения i0рядков, знаков входных чисел и старших разрядов мантисс входных чисел сформировать знак результата числа на выходе устройства, а также подать управл )Ol»,ие сигналы на блоки устройства. Таким образом, чтобы закодировать ПЗУ дешифратора 40, необходимо для всех возможных состояний его входов определить с помо)цью описания потактовой работы хст1529214 ройства, приведенного далее, необходим ые состояния выходов.

Блок 10 управления работает следующим образом. При поступлени)! тактовых сигналов ня вход 17 устройства в младший разряд регистра 38 (сдвига} записывается

«1» и на каж ом последующем такте сдвигается. На выходе регистра 38 образуется позиционный код номера текущего такта, который подается на дешифратор 40.

Дешкфратор 40 анализирует этот код, результат на зыхо:IB схемы 7 сравнения, знаки входных чисе:. старшие разряды мантисс входных нисе 1, выход регистра 39 и вырабатывает управляю ti!B сигналь, на

Выходах 22- 36. Кроме того, он опре,.еляет знак результа гя. Следует 0TìåTН-,(ь что старшие разряды .,(антисс вместе со з! аками порядков i!oдаются на !3хoсb(блока 10.

ЧТО ПО. B С();1 3(. Т If P!!;I:(BOdHTb Я 3 11Ë ИЗ i . >, I ".Я Рt! ве)ствя одно 0 и.> слагаемых нул)0 1р! с)трк ца гельном поря.(ке другого слагае>iol с.

Анализ производится в дешифратор(40.

1-1ормализя-:Op 14 (фиг. 3} работает;!едую „Им образом. Г!3 элемен(с определяется

Hdлкчие хотя бы одной единицы i> старших восьми разрядах мантиссы. При ес 25 наличии комм TdTop 48 передае; на Выход код с шифратора 49, B противном случае -- с шифратора 50. Арифметико-логический блок 11 мантисс (фиг. 4) работает следующим образом. Использована следующая зависимость состояний выходов ускоренного 30 переноса От входных чисел грк операции

А В. Есл() А)Б тс P=«.l» и G=«1» т е отсутству)сз условия как распростр: H(нкя, Т3К и возникновения переноса, при АБ

Р=О и G= — 0 присутствуют сбя эти хслсв)(я, при А=- Р Р=-- «0». G =«1», т. е. имеются 35 условкя распространения переноса, 2 усс!с)вие возникновения переноса отсутствует. Таким образом в с.-,счае равенства входных кссл значения Быхо IOB Р H G будут различны, в двух другкх случая. они буду) равны. ,(для Оп ред(-..!ен и я нер2 BEHc I B3 3H2>1(-.н ий Р H С) онк пс)дключепы к )(хс)д((м элс (енто(3 И!с 1,:1!О(-1А!О!(1ЕЕ И. 11! 58-- 61. F..".«)(èl(2 на выходе !10>)ol из этих элементов оз(гячает, ЧтО На БХОДС С с)С)ТБЕтстВХ як(ЕГО ЕМУ аРИфметико-логического элемента поданы одинаковые числа. Ес;;.к на выходах ьсех элементов 58--61 будут единицы, то на выходе элемента И вЂ” 11 62 появится нуль †-признак равенства результата нулю.

Устройство (фиг. 1) обрабатывает операнды, имеющие следующее представление. 50

Под знаком операнда понимается знак мантиссы. Старп(ий разряд мантиссы (явная единица) всегда равен единице за исключением случая, когда операнд равен нулю.

Отрицательная мантксса представляет я в прямом коде. Старший разряд порядка является знаком порядка. Отрицательный BOрядок представляется в дополнительном коде. Перед началом вычислений операнды

, станавливаются ня В хсд2х 1,2 c . po!>OT)32.

Зя.ем на вход 7 мстр()ис, Бя подаic тс:- ., кT O B bl1 И М Л УЛ Ь С Ь! . B hi H (С Л P Н И С С > М М hl 3;: Н ! 11

ТРИ ТаKTB Г(.3 i Е ВОМ ТЯКТ(!!< ()Б»IИ комм} Т3Тор 3 »1 я НТНсс li0 си Г;3л 2! x! (Бь: ходов 22 H 23 "". ohd 10 пс яет ми)(т(>(с первого числя на информ а (1!.О(.):. и и сдвигателя 8. Второй коммутатор 4 мянт>ic( псдаег мантиссу Второго чис.-.я н:! «",Оро( вход блока 1. Блок 10 сигналямк с Выходов 34, 35 через ксммута-.oi 12 ксдя сдькга пода - ня дви""-телi 8 нхл(зс)й

Bx0.. 2x б "ohii 1 t с),;(х.

1: (. 1 В И, > > Ы Е ." l 1-; Н Т И С С >.,, I i (, ) В 0 -.(Т Я 1, Т С блок 10 сигналами с Бь(ходсв 2(ч, 29 з;(дает блскх i1 фх нкции А- Б .:. o ;;il б")T, л

Б KBЧЕСТВЕ Кс > (i!2 ():1 ТОРЯ Ма)(Гк C i. 3), >1-Т!IТ с ра Вне н и я м як 1 к се 0.!D(>де. 1 B cTc5! (с и я,l! . (н;0

f! ãi" I!0 I HE lHH G, >K3 1 1 . р(! Бе>нствх р> .3, ! Ят. Bh! Iи г(! а i! я .- >л!(i > . >BI .01(и 1>ясT я «б::. ке 1(}, i:i)2«лен((я. И-! Зто: )5-.0 —,d..TO с)лск .0

ЯНЯ ТИЗИ )МС ) ti(> 3 .i» 3 "P (D(i« I((>it(i i !(СР((ДK i!!

i на cxt ме 7 срявнс: и5> .; Выг баты«2(I

T2KHC i!i()яВЛя!С)i! i!С СИI На.!bi I(;. Б»!ХС,(1 ",:i

?7 Н2 KOMXl >TBT()Ь! 5, 6 110! H. (KO«. Ч-.О к(;ммутЯтсп 5 псд()ет ня .!cDB»li(ь>0, 0,1(>з мс) ьшик поря, ск, а комм г3тсп 6 ня «гсП ОН ВХОД бЛ 0:- а 9 00:l hlil lil(I Ося "(() h

;.элок 9 Выпол яет функцию А-- !с т. с. Нз большего порядка вычитае-.cя мс>!hi(i«ii. !,

В. Ором такте к()м м > T (i TOD 3 1. (:(Tl! с лс с и ".

Н2.1ßм с выходс(3 oлскя 10 2", )3 I o;(2<. . на сдвигятель 8 мантиссу ч:-(сла с меньп:их порядком или, если порядкн ряв.-::>I, с м ньшей ман Hcc0(". !Хс)ммуT«.ор 4 мянтllci 110

Дяе i >I НТИСС) 1(> Г() i 0 (И,I i) I!1! I!(РB hl lf вхо 1 б IOK;i 1. Раз нсст; пОря 1K()» вых013 блок". 9 чсрез коммута o! .2 к(-.,:, сз Виг;; подается i(2 Вход зa.ьан.: H сдвк Гя сдВН. ЯTРля 8 с..явиl ят(.lь 8 с:(Бк(;>;". ма !i гисс) в (раво, несдвин TdH I". (.дв(п(xт()я, янТИССЫ K, I2;!»! БаКГГСЯ, (. C. I(! ЗНЯKI. БХ.), 1)IÛ (Hcp3 о (Hнаковы, или Бb! I(!-,Яют(я Б ."(()Оти!3:Нсм C:1 > час Н;! О.lске > 1 . Пол) I()ll(1> я i(3 i I"O ()Ь! ХО;),С НЕНОРМ 1 - . ИЗС) Б: ti HЯЯ М IiT(iC ".1! i > Xl, i »..:: зяпи ы)>я(тся в р(н() I) !, . Ьс >(>л, «T( и б> н к с )с 1.2 к)-,ся .; - () > ) . (o,,0:. (f... к, T0 и на неpt ov. такте.

Ня третьем тяк-:. Исрмял((зятср .4 с)н!),деляет, на choлькс нядс сд«ину)» )((i(01 м 23 i!ЗОBЯ нн> ю . >1 2HTI(. с:>> В.l(ВО, (тобы в (т(11)ц.:ем разряде был, едннкцi!. ((с р(з h(»ix хтатср 12 кс)ад сдв:(г;> с»b! Ход;! Ис)р::! л и затор 3 подает(я H 2 сдБ(. Г3 T(., (ь (8>. Т;(), hi! h с 1)ЗИГатель 8 сдв»p i т Бпря О, 1! l! ()i . Ис()—

М 2.1И32 ЦК ((Мя(>ТИСС > H ((ДО (.1« (i i 1!Th B.!(130. T(i в ж-,утах, соединяю! (их выход регистра 13 с третьим и четвер-;ым входами ho, мутятс()3 3 .«12н l и(с и Быxo. OДВНГ;)т,lя 8 с 1(ыХОДОМ 19 pa«p5(ДОВ ",3i(T!(CCЫ i . рс (CT!33, Ii P0ИСХОДИТ >>(О ilта ж l(ОС 1>3М((((.!HHЕ фс".)13 Т;1, стар!Ние и младц пе разряды номенянь(местами. Если знаки входных >(исел ряз>I»i(, T. c. на втором такте блок 11,3»IK03«ÿ((фу) к1529214 цию Л--В, то ненормализованная мантисса с регистра 13 через четвертый вход коммутатора 3 мантисс подается на сдвигатель 8, где сдвигается влево и передастся на выход 19 устройства. При этом коммутгатор 5 порядков подает на первыи вход блока 9 код сдвига мантиссы, в блоке 9 из большего порядка вычитается код сдвига и с ег0 выхода вычисленный порядок pe:3ультата передается на выхо;1 20 устройстВ3.

1Q

Если знаки входных чисел равны, т, е. на втором акте блок 11 выполнял функцию А+В, то коммутатор 12 кода сдвига подает на управляющий вход сдвигателя 8 ноль и сдвигатель 8 пропускает информаII,HIo не сдвигая, а большой порядок II(. реJ,3åòñÿ через блок 9 на выход 20 устройства без изменений. Если при этом из блока 11 идет перенос, то с выхода регистра 13 ненормализованная мантисса пода(тся f13 вход сдвигателя 8 через третий вход коммутатора 3, на котором сделан монтажный сдвиг на один разряд вправо. Б блоке 9 к (к>лысому порядку прибавляется единица результат псредается ня выход 20 устj>0j. с гня.

>г о

Ислючсние сос1авляет случай, когда Oдно из слагаемых равно нулю, а другое имеет

Отри((ятсл,ный порядок. В этом случае манти(са (исля с меньшим порядком подяегся ца первый вход блока 11, 3 его порядок пя В! орой вход блока 9. Коммутатор 12 30 ко, 13 с. (БИ ГЯ ИОда(т на > 11P а БлЯк)(ци Й ВхОд сдв«гtt I i I« 8 код все единицы, 1. е. на !

>1!хо;1(0.!B«ãàò(KIH появ;(яется нулевое чис10.

H агом с,l) lае незав(лсимо от фмнкцци блока 11 на его выходе будет пену!еВяя лlян THccd. Она будет записана B ре- 35 г«crp 13 и на третьем такте передана ня выход 19 уcTpoHcTBB. Порядок ненулеьч>г0 числа передается чере 3 блок !9 !13 выx0,jû 20 устройства. Тс(к(!м 00p330x(, в cлуяс Гл 10>КСИИЯ НулеВО() ц!С 1(1 с ЧИС lом 0 l 40 р«цятельного порядка на Выхо je устройства бу 1(! («Сло с Отр(иць(тег!ьныл! поря,(KO(v(Фор.((ула ияо(>рв! Вни.(Устройство для суммирован«я двл х чисел 45

«лава!оьцей запятой, содержа;цее первый и второй коммутаторы мантисс, первый и второй комму)аторы порядков, сдвигатель, арифметико-логический блок !lop«)JKoB, блок управлсния, арифметико-логический блок мантисс, коммутатор кода сдвига, регистр мантисchl и норма1«33Top, причем входы разрядов мантиссы первого слагаемого устрОнства соединены с входами соответствую(цих разрядов первых информационных входов первого и второго коммутаторов мантисс. входы разрядов мантиссы второго cë3ã3åìo55 го устройства соединены с входами соответствующих разрядов второго информационного входа первого коммутатора мантисс

Выход которого соединен с информационным входом сдвигателя, выход которого является выходом разрядов мантиссы выхо. да суммы устройства, входы разрядов порядка входа первого слагаемогс устройства соединены с входами соответствующих разрядов первого информацио)(нсго входа перво"о коммутатора порядков, выход которого соединен с первым информационным входом арифметико-логическогс блока порядков.

ВЫХОД КОТОРОГО ЯВЛЯЕТСЯ ВЫХОДОМ Р2ЗРЯДОВ .10pÿäê3 Выхода суMMы устройства н сОРди—

í H с первым информационным входом КоМмутатора кода сдвига, Выход которого соединен с входом задания величины сдвига сдвигателя, входы разря.(ов порядка входа

«торого слагаемого устройства соединены с входами cooTBETcтвуюцсих разрядов перво-! о информационного вхоj3 второго коммуГятора порядков, выход которого соед«н(.н вторым «нформационным вхо,(ом арифме)èêî-логическогi) блока порядков. Bx0,(ы разрядов знаков tliрвого « cла:3С МЫХ >> СТРОЙС (ВЯ СО(;(Hll(!fbi СОО! В(ТСТВ(. ННО с первы м и B Top t>I л входами условий I).10ка управления, тактовый вход которого с«е,синен с тактовым входом лстройства, выход второго комммтяторя мантисс соединен с первым информационным входом арифметико-ло! «!еского блока мантисс, выход результата которо(0 соеди(.Сн с информяцион:(ым входом рс гистря мантиссы, выход ho. 0рого сосди(cll с вxoTOxi НÎрмà„rl«33т0ря, ВыX0;I КОтОРОГO COPjj«I(0Í С ВТОРЫ v(H ИпфОРЛl Я Цноп 111>! vlH В ХО.I 3 >1 H (l(j) E30(0 КОЛ1 М; TBTOP 3

ПОРЯДКОВ И KO !Л Л(> ТЯ ТОРЯ h OÄ3 (;IB И! 3, B t>l i О, IЫ Il(. PС IIO.((!IСН ИЯ « IIPИ ЗН 3 КЯ, ) 3 BС t CÒ 33 н у.1 н) а р и ф мет и ко-,10! и l(>с ко (0 бл 0 к а "1 я н—.Hcc соединены coo T âåòñòâåííñ> с третьи м

И 1(1 ВС РТЬ(М В ХОДЯ МИ )C.IOI И Й ОЛОКЯ, Г1 РЯ В,(ЕН«Я, С IIBÐÇÎCO IIO IHPCTI1 3 jl(3TB(H ВЫx0;ll>f K0T0p0l о соедине: ы соотвстственно с

B!>Ix0д0м разряда знака выхо(3 сум.лы устройсгвя, с первым и вторым xправ.l«K)ц(ил(и водами первого комл утаторя ман(«сс. с > и!) IIPBBЛЯК)(ЦИМ BXO;IO "1 ВТOPO(O KDX(1 ТЯТОР2 ЦОРЯ.(KOB, С В ХОДЯ М «З((Д2 Н ИЯ ()(>Ж И 1(1 И IICP(>НОСЯ 3 Р ИфМ(ТИКО-.10 Г«ЧС>СКОГО блÎкd маHòècс с входалlи с первс>ГО «0 четвертый задания режима арифмеTHK()- lor;(lccKO(блока порядков, с пер)ым «!310рым управляю!ними входами коммутатора ко<а сдвига и с входом разрешения заПИСИ РЕГИСтРа МаитИССЫ, Отл(ичаКЩЕЕСЯ тЕМ, что с целью повышения точности результата при сложении числа, имеющего отрицательный порядок, с нулевым числом, 0«о содержит схему сравнения порядков, причем входы старших разрядов мантисс входов первогo и второго слагаемых устройства соединены соответственно с пятым и шестым

Входами условий блока управления, входы

1529214

10 разрядов мантиссы входа второго слагаемого устройства соединены с входами соответствующих разрядов второго информационного входа второго коммутатора мантисс, входы разрядов порядка входа первого слагаемого устройства соединены с входами соответствующих разрядов второго информационного входа второго коммутатора порядков и первого входа схемы сравнения по рядков, выход которой соединен с седьмым входом условий блока управления, входы разрядов порядка входа второго слагаемого устройства соединены с входами соответствующих разрядов третьего информационного входа первого коммутатора порядков и второго входа схемы сравнения порядков, Выход сдвигателя соед;-.нен с вторым информационным В.,одом «рифмегико-логического блока мант :сс. Выы.д (Y- 1) -го разряда

РЕГИстРа МаитИССЫ СОРДИ Ht: Í С ВХОДОМ (и — К+! ) -го разряда третьего информационного входа первого коммутатора мантисс, выход К-го разряда (К=1...n,n разрядность слагаемого) регистра мантиссы соединен с входом (и — -К+ 1) -го разряда четвертого информацион oro входа первоl o коммутатора t .c HTHcc. третий и четвертый информационные Входы коммутатора коДа СДВИГа СОЕДИНЕНЫ С.готВЕтСтВЕНО С ВХОдами логического нуля и iîãènåñêîé единицы

> CTDOACTBB.

1529214

1529214

0р

"o

А1

l ла

Ау

P

6 г7

6 и к

23

7S

22

У

71 3

77

20

7Е р 75

16

Р1

22

12

77 2

Я 3

1Б

Р

Р

G с

1Б

Д(1

6 2

У

f0

77

70

fo

f1 ,с

12

12

Составитель Л. Клк св

Редактор 0 Спесивых Техред И. Всрес Корректор О. !!иплс

Заказ 7542:44 Тираж бб8 11одписное

ВНИИ11И Государственного комитета по изобретениям и открыт..ям прп ГКНТ СССР

113035, Москва, >K — 35, Рауппская наб., д 4 5

1IpoèaaîañTâåaío-издательский комбинат «!1атг нт». г.,> жгород. x a. 1 агарпна, 10!

Ср

Ао

А1

Az

Ао

Ва

В1

В1 с, "o

А

А1

Ат

Вр

В

В1

Вз

5р

Si

Sg

Sg

0о

Ао

А1

Ag

Аз

Вр

8i

В

Вз

5о

51

51

53

8о

В1

Вг 56

Вз

So

5f

Sg

Sñ

Рр

6а

Р

6;

Р;

61

Р, 67