Четырехуровневый одноразрядный сумматор

Авторы патента:

G06F7/50 - для сложения; для вычитания (G06F 7/49,G06F 7/544- G06F 7/556 имеют преимущество)

Изобретение относится к вычислительной технике и может быть использовано при построении интегральных схем обработки цифровой информации при многоуровневом представлении информации. Цель изобретения - снижение рассеиваемой мощности за счет уменьшения аппаратурных затрат. Четырехуровневый одноразрядный сумматор содержит три токовых объединения прямых входов 1 и два токовых объединения инверсных входов 2 пяти слагаемых, представленных наборами значений амплитуд взвешенных токов, четыре пороговых детектора 3, 4, 5, 6, семь токовых отражателей 7, 8, 9, 10, 11, 12, 13, выход 14 переноса и информационный выход 15, связанные между собой функционально. 1 ил.

(19) (И) А1 (51) 4 G 06. F 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCKOMV СВИДЕТЕЛЬСТВУ

У *: )ф Т ф )У, СОЮЗ СОВЕТСКИХ

:-=, ф " СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4337326/24-24 (22) 0 . 12.87 (46) 15.08.89. Бюл. Ф 30 (71) Ленинградский институт инженеров железнодорожного транспорта им.акад.В.Н.Образцова (72) А.Е.Бобров, И.А.Царев и

В.А.Яковлев (53) 68 1.235.5 (088.8) (56) Авторское свидетельство СССР

))т 1095174, кл . G 06 F 7/50, 1982.

Авторское свидетельство СССР

В 1236463, кл. G 06 F 7/50, 1984. (54) ЧЕТЫРЕХУРОВНЕВЫЙ ОДНОРАЗРЯДНЫЙ

СУММАТОР (57) Изобретение относится к вычислительной технике и может быть исполь2 зовано при построении интегральных схем обработки цифровой информации при многоуровневом представлении информации. Цель изобретения вЂ” снижение рассеиваемой мощности за счет уменьшения аппаратурных затрат. Четырехуровневый одноразрядный сумматор содержит три токовых объединения прямых входов 1 и два токовых объединения инверсных входов 2 пяти слагаемых, представленных наборами значений амплитуд взвешенных токов, четыре пороговых детектора 3, 4, 5, 6, семь токовых отражателей 7, 8, 9, 10, 11, !

2, 13, вых д 14 переноса и информационный выход 15, связанные между собой функционально. 1 ил .

25 перенос (14): 0 0 0 0 1 1 1 сумма (15): 0 1 2 3 0 1 2

3 1501042

Изобретение относится к области вычислительной техники и мажет быть использовано при построении интегральных схем обработки цифровой информации3 при многоуровневом представлении информации.

Цель изобретения вЂ” снижение рассеиваемой мощности за счет уменьшения аппаратурных затрат. 10

На чертеже представлена функциональная схема четырехуровневого одноразрядного сумматора.

Сумматор содержит три токовых объе15 динения прямых входов 1 и два токовых объединения инверсных входов 2 пяти слагаемых, представленных наборами значений амплитуд взвешенных токов, первый четвертый пороговые детекторы

3-6, первый-седьмой токовые отражатели 7-13, выход 14 переноса и информационный выход 15, связанные между собой функционально.

Последовательности значений токов во всех точках сумматора приведены 30 в табл,2.

Полное совпадение последовательностей значений, полученных в табл.2, с заранее вычисленными последовательностями значений токов на выходах

14, 15 переноса и суммы сумматора свидетельствуют о правильности логики его работы.

Формула изобретения@»

Четырехуровневый одноразрядный сумматор, содержащий четыре пороговых детектора и семь токовых отражателей, выполненных на базе составных 45 транзисторов с инжекционным питанием, причем прямые входы пяти слагаемых соединены с входами первого и второ° го пороговых детекторов, выходы которых соединены соответственно с

50 входами первого и второго токовых отражателей, инверсный вход пяти слагаемых соединен с входом третьего порогового детектора, выход которого соединен с входом четвертого порогового детектора, выход которого соедиПороговые детекторы и токовые отражатели выполнены из составных транзисторов с неуправляемыми инжекторами, веса которых, а также схемы включения представлены в табл.1.

Работа четырехэначного сумматора описывается с помощью последовательностей значений токов, упорядоченных относительно входной последовательности значений токов. Среди 1024 всевозможных конкретных значений комбинаций четырехзначных пяти слагаемых только 16 имеют различные суммы значений компонентов: 0.1.2.3 ° 4.5.6,7.

8.9.10.11.12.13.14.15. Считая, что на входы вЂ” объединения 1 поступает такая упорядоченная последовательность значений, можно соответствующими последовательностями значений в других точках сумматора однозначно и полно описать работу схемы. 1 ри этом на выходах переноса и суммы должны получиться последовательности: !

122223333;

301 2301 23.

I нен с входом третьего токового отражателя, первый выход которого соединен с первыми выходами первого и второго токовых отражателей и является выходом переноса сумматора, второй выход первого токового отражателя соединен с входом четвертого токового отражателя, четыре выхода которого соединены с прямым входом пяти слагаемых и с входом пятого токового отражателя, инверсный вход пяти слагаемых соединен с входом шестого токового отражателя, выход которого соединен с выходом седьмого токового отражателя и является информационным выходом сумматора, выход пятого токового отражателя соединен с входом седьмого токового отражателя, отличающийся тем, что, с целью снижения рассеиваемой мощности за счет уменьшения аппаратурных затрат, второй, третий и четвертый выходы второго токового отражателя соединены с входом седьмого токового отражателя, а второй, третий, четвертый и пятый выходы третьего токового отражателя соединены с входом шестого токового отражателя.

1501042

Таблица 1

Таблица 2

Точка схемы

Последовательность значений токов

Составитель В. Гусев

Техред Л.Олийнык Корректор Н, Король

Редактор О. Спесивых

Тираж 668 . Подписное

Заказ 4868/44

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,!01

Вход 1 (условно)

Вход 2 (условно)

Вход ДЗ

Вход Д4

Вход Д5

Вход Д6

Вход Д7

Вход 08

Вход 09

Вход 010

Вход 011

Вход 012

Вход 0.13

Выход (14)

Выход (1 5) О 1 2 3

151413 1

О 1 2 3

4 4 4 4

О О О О

1 1 1 1

1 1 1

1 1 1 1

О О О О

4 5, 6 7

7 7 7 7

3 2 1 О

О О О О

О 1 2 3

4 5 6 7

2 11.10 9 8

4 4 4 4

4 5 6.8

4 4 4 4

О О О О

0 О О О

1 1 1 1

1.1 1 1

1 1 1 1.

4 5 6 7

7 7 7 7

3 2 1 О

1 1 1

О 1 2 3

8 9 10 11 12 13

7 Ь 5 4 3 2

4 4 4 4 4 4

888-888

4 4 4 4 3 2

О О О О 1 1

О О О О О О

1 1 1 1 О О

1 1 1 1 1 1

7 7 7 7 7 7

7 6 5 4 7 6

3 3 3 3 3 3

2 2 2 2 3 3

О 1 2 3 О 1

14 15

1 О

4 4

8 8

1 О

1 1

О О

0 О

1 t

7 7

5 4

3 3

2 3

Изобретение относится к вычислительной технике и может быть использовано в качестве ячейки базового кристалла для реализации произвольной функции одного трехзначного аргумента

Одноразрядный к- значный сумматор // 1499336

Изобретение относится к области вычислительной техники и может быть использовано в качестве базового узла больших интегральных схем, выполняемых на И<SP POS="POST">2</SP>Л технологии

Накапливающий сумматор // 1499335

Изобретение относится к вычислительной технике, а также может быть использовано в генераторах и цифровых синтезаторах частот (,в частности, в дробных синтезаторах частот)

Суммирующее устройство // 1495784

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обработки информации при реализации технических средств цифровых вычислительных машин и дискретной автоматики

Устройство для деления // 1483455

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении операционных блоков цифровых устройств

Устройство для сложения и вычитания чисел с плавающей точкой // 1481743

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах быстродействующих ЭВМ

Четырехвходовый одноразрядный сумматор // 1479928

Изобретение относится к вычислительной технике и предназначено для построения быстродействующих арифметических устройств

Устройство для сложения полей // 1479927

Изобретение относится к области вычислительной техники и может быть использовано при реализации в многопроцессорных системах операции сложения данных с произвольным форматом путем объединения арифметико-логических блоков различных процессоров без организации последовательности переноса

Устройство для изменения @ -разрядного двоичного числа // 1476461

Изобретение относится к вычислительной технике ,в частности, к устройствам увеличения или уменьшения двоичных чисел

Последовательный сумматор // 1472900

Изобретение относится к вычислительной технике и может быть использовано при построении систем обработки цифровой информации

Способ сложения-вычитания чисел, кодируемых сигналами, и устройство для его осуществления // 2109325

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Сумматор кодов "1 из n" // 2129730

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Нейропроцессор, устройство для вычисления функций насыщения, вычислительное устройство и сумматор // 2131145

Вычислительное устройство // 2132083

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Способ полного сложения - вычитания чисел, кодируемых сигналами, и устройство для его осуществления // 2132566

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Способ суммирования чисел // 2145113

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Схема ускоренного переноса (варианты) // 2149443

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Одноразрядный сумматор на моп транзисторах // 2152641

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Схема ускоренного переноса (варианты) // 2155371

Реконфигурируемый асинхронный сумматор-умножитель // 2159464

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда