Многофункциональный модуль для устройств встроенного контроля

 

Изобретение относится к вычислительной технике и предназначено для построения контролепригодных цифровых устройств. Цель изобретения - расширение функциональных возможностей за счет обеспечения дополнительно режимов параллельного многоканального сигнатурного анализатора, анализатора четности информационной последовательности, генерирования детерминированной последовательности и режима регистра сдвига. Модуль содержит M Д-триггеров 1, группы 2 и 3 из M элементов 2И, сумматор 4 по модулю два, M сумматоров 5 по модулю два, M элементов ИЛИ-НЕ 6, элемент И 7. Модуль позволяет организовать десять режимов его работы. 11 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (5D 4 б 06 F 11/00 — »

OllHCAHHE ИЗОБРЕТЕНИЯ

M А ВТОРСНОМ .Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР

1 (21) 4246412/24-24 (22) 18.05.87 (46) 15.12.89. Бюл. № 46 (71) Минский радиотехнический институт (72) В. Н. Ярмолик (53) 681.326.7 (088.8) (56) Электроника, 1977, № 5, с. 23-33.

Electronics letters, 1985, vol. 21, № 19, р.р. 856-857. (54) МНОГОФУНКЦИОНАЛЬНЫЙ МОДУЛЬ ДЛЯ УСТРОЙСТВ ВСТРОЕННОГО

КОНТРОЛЯ (57) Изобретение относится к вычислительной технике и предназначено для построеИзобретение относится к области вычислительной техники и предназначено для построения контролепригодных цифровых устройств.

Цель изобретения — расширение функциональных возможностей за счет обеспечения дополнительно режимов параллельного многоканального сигнатурного анализатора, анализатора четности информационной последовательности, генерирования детерминированной последовательности и режима регистра сдвига.

На фиг. 1 приведена функциональная схема модуля для m=4 (где m-разрядность модуля) и для порождающего полинома р(х) =1®х Щх, на фиг. 2 — 11 — эквивалентные схемы модуля в различных режимах его работы.

Модуль (фиг. 1) содержит m D-триггеров 1, первую 2 и вторую 3 группы из

m элементов 2И, сумматор 4 по модулю два, m сумматоров 5 по модулю два, m элементов ИЛИ-НЕ 6 и элемент И 7, первый — четвертый входы 8 — 11 задания режима, синхровход 12 и группу информационных выходов 13 модуля, причем входы сумматора 4 по модулю два под„„SU„„1529222 A 1

2 ния контролепригодных цифровых устройств.

Цель изобретения — расширение функциональных возможностей за счет обеспечения дополнительно режимов параллельного многоканального сигнатурного анализатора, анализатора четности информационной последовательности, генерирования детерминированной последовательности и режима регистра сдвига. Модуль содержит m D-триггеров 1, группы 2 и 3 из m элементов 2И, сумматор 4 по модулю два, m сумматоров 5 по модулю два, m элементов ИЛИ-НЕ 6, элемент И 7. Модуль позволяет организовать десять режимов его работы. 11 ил. ключены к единичным выходам D-триггеров 1, номера которых определяются образующим полиноном ср(х).

Количество D-триггеров 1 определяется требуемой разрядностью модуля. Для реальных случаев величина m принимает значение в диапазоне от 4 до 32. Выбрав величину m на основании существующих таблиц примитивных полиномов, выбирается примитивный полином р(х), для которого

deg cp(x) =m. Так, для m=4 можно выбрать полином cp(x)=1(g x (g х . Вид выбранного полинома cp(x) определяет номера D-триггеров 1, выходы которых подключаются к входам сумматора 4. Так, для cp (x) =

=163x® х,можно заключить, что к входам сумматора 4 подключаются единичные выходы первого и четвертого D-триггеров 1.

Общее количество входов сумматора 4 равняется количеству ненулевых членов полинома р(х). Для рассматриваемого примера число входов сумматора 4 равняется трем, так как ср(х) =1 Qx + х" содержит три ненулевых члена.

Для задания режимов работы модуля на его входах 8 — 11 формируются логические переменные 0 или 1 — управляющие сигналы СЗ, С2, С4 и С5. Для

1529222

Последовательный генератор псевдослучайных тестовых наборов.

В данном режиме С2=0, C3=0, C4=0, С5=1 и схема модуля преобразуется в генератор М-последовательности (фиг. 6) .

Параллельный генератор псевдослучайных тестовых наборов.

В данном режиме C2=0, СЗ 1, С4=0, С5=1 и схема модуля преобразуется в генератор псевдослучайных чисел, при этом

10 последующий тестовый набор полностью отличается от текушего (фиг. 7).

Генератор детерминированной последовательности. Для случая m=4 при C2=0, C3=1, С4=0, С5=0 на выходах 13 1

13.4 устройства (фиг. 8) формируется следуюшая детерминированная тестовая посл едов а тел ь ность.

Q> Q ЯЗ 94

О О О, О

1 О О О

20О1ОО

1 1 1 О

О О О 1

I О О 1

О .1 О 1

1 1 1 1

О О О О

3 этих целей можно использовать двухпо зиционные переключатели, формирующие на выходе значение О или 1, а также генераторы логической единицы и логичес кого нуля.

Модуль работает следующим образом

В зависимости от значений управляю щих сигналов С2, СЗ, С4 и С5 возмож ны следующие режимы работы, все мно жество которых можно разбить на три под множества. Последовательно рассмотрим все режимы каждого из них.

Подмножество режимов работы модуля когда его элементы памяти используются по своему прямому назначению, т. е. выпо няют функцию хранения информации.

Режим m элементов памяти.

Данный режим обеспечивается следую шими значениями управляющих сигналов

С2=1, СЗ=О, С4=1, С5=Х, где Х оз начает, что сигнал С5 может принимать значение нуля либо единицы. В этом ре жиме для m=4 схема модуля преобразует ся к следующему эквивалентному виду (фиг. 2) . Как видно из фиг. 2, уст ройство представляет собой набор элемен тов памяти, в которые записывается ин формация путем подачи синхронизирующе

ro импульса на вход устройства 01. Под действием данного сигнала входной вектор х1х2хзх4 записывается на элементы пам яти.

Режим установки в ноль элементов памяти модуля.

Данный режим обеспечивается следующими значениями управляющих сигналов

C2=0, C3=0, С4=1, С5=Х. Все элементы памяти установятся в нулевое состояние под действием синхроимпульса С1 (фиг. 3) .

Режим хранения.

В этом режиме C2=0, C3=0, С4=1, С5=Х и при подаче синхроимпульсов на вход 12 (сигнал С 1) элементы памяти будут сохранять свое предыдущее состояние (фиг. 4).

Режим регистра сдвига.

В этом режиме С2=0, СЗ=О, С4=0, С5=0. Эквивалентная схема устройства для данного режима приведена на фиг. 5.

Она представляет собой регистр сдвига, сдвигаюший на один разряд вправо. При сдвиге информации на первый элемент памяти записывается значение единицы. Микрооперация сдвига осуществляется под действием синхроимпульса Cl.

Последовательно используя приведенные режимы первой группы, можно выполнять и ряд других действий. Так, например, последовательное выполнение режимов 1.2 и 1.4 позволяет установить все элементы памяти в единичное состояние.

Подмножество режимов работы модуля, обеспечивающих генерирование тестовых воздействий.

Подмножество режимов работы модуля в качестве анализируюшей схемы.

Многоканальный сигнатурный анализаЗО тор.

Для обеспечения данного режима С2=1, C3=0, C4=0, С5=1. В данном режиме устройство будет формировать значение сигнатуры как результат сжатия m входных последовательностей х„, j= 1,m. Для m=4

З5 эквивалентная схема устройства приведена на фиг. 9.

Параллельный многоканальный сигнатурный анализатор.

В этом случае С2=1, С3=1, C4=0, С5=1 и схема устройства будет представлять

40 собои параллельныи многоканальный сигнатурный анализатор (фиг. 10).

Схема, определяющая четность количества единиц в последовательностях х,, =1, m

i .л

4 В этом случае С2=1, С3=1, С4=1, C5=0 и эквивалентная схема примет вид (фиг. 11) . Содержимое элементов памяти устройства будет определять четность единичных символов в анализируемой последовательности.

5О Таким образом, данное техническое решение позволяет организовать десять режимов его работы, за счет чего заметно расширяются функциональные возможности устройства.

55 Кроме того, надежность модуля повышается за счет увеличения достовернос и контроля в режиме многоканального сигнатурного анализатора и улучшения ка1529222

5 чества псевдослучайных тестовых последо- о вательностей в режиме генератора. п

Формула изобретения

Многофункциональный модуль для устройств встроенного контроля, содержащий

m D-триггеров, где m — разрядность модуля, первую и вторую группы из m элементов И, сумматор по модулю два, и входов которого подключены к прямым выходам D-триггеров, номера которых определяются ненулевыми коэффициентами образуюшего многочлена, синхровходы D-триггеров объединены и образуют тактовый вход модуля,- прямые выходы D-триггеров образуют группу информационных выходов модуля, первые входы элементов И первой группы объединены и образуют первый вход задания режима модуля, первые входы элементов И второй группы объединены и образуют второй вход задания ре- 20 жима модуля, отличающийся тем, что, с целью расширения функциональных возможностей за счет обеспечения дополнительно режимов параллельного многоканального сигнатурного анализатора, анализатора четности информационной последовательности, генерирования детерминированной последовательности и режима регистра сдвига, н содержит группу из m сумматоров о модулю два, группу из m элементов

ИЛИ-HE и элемент И, причем инверсный выход i-го D-триггера (i= 1, m-1) соединен с первым входом (i+1) -го элемента

ИЛИ-НЕ группы, вторые входы элементов

ИЛИ-НЕ группы объединены и образуют третий вход зада н и я режима модул я, выходы j õ элементов И первой группы (j=1,m), выходы j — x элементов ИЛИ-НЕ группы и выходы j — х элементов И второй группы соединены соответственно с первыми, вторыми и третьими входами j õ сумматоров по модулю два группы, выходы которых соединены с информационными входами j-x D-триггеров, прямые выходы которых соединены с вторыми входам и

j-x элементов И второй группы, вторые входы элементов И первой группы образуют группу информационных входов модуля, (и+1) -й вход сумматора по модулю два подключен к шине единичного потенциала, где п — число ненулевых коэффициентов образующего многочлена, выход сумматора по модулю два соединен с первым входом элемента И, второй вход которого является четвертым входом задания режима модуля, выход элемента

И соединен с первым входом первого элемента ИЛИ-НЕ группы.

1529222

1,529222

Составитель М. Иванов

Редактор О. Спесивых Техред И Верес Корректор А. Обруч ар

Заказ 7642/44 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, )К вЂ” 35, Раушская наб., д. 4/5

Производственно-издательский комбинат «Патент», г. Ужгород, ул. Гагарина, 101