Многовходовый параллельный сумматор
Изобретение относится к вычислительной технике и может быть использовано при построении быстродействующих многооперандных арифметических устройств. Целью изобретения является повышение быстродействия. Объект осуществляет параллельное сложение 3-7 чисел. Цель достигается за счет реализации в сумматоре двух цепей одновременного переноса и введением дополнительного сумматора по модулю два для формирования дополнительного разряда суммы. Объект содержит также входы и выходы переносов для построения многоразрядных устройств из секции ограниченной разрядности. 6 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИК
О А1 (l9) (И) (51)4 6 F 50
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
flO ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ
ПРИ ГКНТ СССР! (21) 4288484/24-24; 4347251/24-24 (22) 06.08.87 (46) 23.12.89. Бюл. М 47 (72) Г.Н. Чижухин (53) 681.325.5(088.8) (56) Авторское свидетельство СССР
¹ 1092495, кл. С 06 F 7/50, 1981, Авторское свидетельство СССР
Н 1136150, кл. G 06 F 7/50, 1983. (54) МНОГОВХОДОВЫЙ ПАРАЛЛЕЛЬНЫЙ СУММАТОР . (57) Изобретение относится к вычислительной технике и иожет быть испольИзобретение относится к вычислительной технике и может быть использовано длл построения быстродействуюцих многооперандных арифметических устройств.
Целью изобретения является повышение быстродействия.
На фиг. 1.приведена структурная схема четырехразрядного многовходово. го параллельного сумматора; на фиг.2
4 — примеры построения функциональных схем первого и второго узлов формирования переноса для первого, второго и .третьего разряда многовходового параллельного сумматора; на фиг. 5 и 6 — функциональные схемы четырехвходового и семивходового одноразрядных сумматоров.
Многовходовый параллельньп) сумматор содержит и-входовые одноразрядные сумматоры 1-4, первые узлы 5-8 формирования переноса, вторые узлы
9-12 формирования переноса, суммато2 зовано при построении быстродействуюцих многооперандных арифметических устройств. Целью изобретения является повышение быстродействия. Объект осуцествляет параллельное сложение
3 — 7 чисел. Цель достигается за счет реализации в сумматоре двух цепей одновременного переноса и введением дополнительного сумматора по модулю два для формирования дополнительного разряда суииы. Объект содержит также входы и выходы переносов для построе-, ния многоразрядных устройств из секции ограниченной разрядности. 6 ил . ры 13-16 по модулю два, дополнительньп суииатор 17 по модулю два, входы
18-21 операндов, входы 22 переносов, выходы 23 переносов и выходы 24 суммы е
На фиг. " представлены функциональные схемы первого и второго узлов формирования переноса в первом и втором разрядах устройства, т.е. схемы узлов УФП1, УФП2, УФП1, УФП2 (индекс слева от названия узла обозначает разряд устройства, входы и выходы которых совпадают с обозначениями на фиг. 1). Выходные сигналы этих узлов соответствуют выражениям ФП1
E (ПП1Ло() Ч П1 — перенос иэ первого во второй разряд устройства ФП2 (ПП2Л|() Ч П2 Ч (П1И() — перенос иэ первого разряда в третий разряд;
Фп l =(пп1 л Фп l ) V (пп! л Р) V u l
= IIII! " ((IIII1hoC,) V(Ï1) V (ПП1ЛР) Ч П1 =
= (IIII1 л пп1лoL)ч(пп1л п1)ч(пп1лp)v
1531090
УЛВЕДчАВЕДУАВЕД
Ч »П1 — перенос из второго в третий разряд; фп2 =- (ПП2Л ФП1)Ч (lmZAP)V) ч п2 ч(п1h, ьп2) = пп2л((пп1лИЭл
Л П1) Ч (ПП2Л ) Ч П2 Ч (П1 Л ((ПП-"Л
Лэйч П2Ч (nl Л ))) = (ПП2Л ПП1лe()Ч
Ч(ПП2Л П1)U! IinZhpi) Ч П2Ч(П1Л" ПП2Л@
Ч(Пl h, П2) Ч(Пl Л П1Л(Ъ) — перенос иэ второго в четвертый разряд.
Выходные сигналы первого и второго 10 узлов форг»ирования переноса для третьего разряда устройства описываются выражениями ФП1 = (5ПП1 h ФП1) V
Ч(ПП1 л ФП2)ч Пl = (ПП1Л ПП1 л ПП1ЛК)Ч ч(ппl л ппlл пl)v(nlilh ппl ф)ч 15 ч (пп l л и l ) ч (пп l л пп2 м) ч (пп l A»r 2)ч
V(ПП1 h n1h(9 Ч Пl — перенос из третьего разряда в четвертый разряд устройства; ФП2 = (ПП2Л ФП1)Ч(ПП2Л bnz)V
П2 (П1Л ФП2) (ПП2Л ПП1Л ПП1ЛЫ) Ч 20
Ч(ПП2Л ПП1Л П1)Ч (ПП2Л ПП1Л(9Ч(ПП2Л
A пl ) ч (пп2 л пп2ло() ч (nnzh П2) ч(пп2Л
A ï1 л ) ч эп2Ч (п япп2л пп1М) Ч (эп1Л
Л ПП2Л П1)Ч(эП1Л ПП2ЛР)Ч(П1Л П2)Ч
v! пlл п1л птиы3ч(П1л nlл г2)ч(п1л 25
Л Пl Л П1Л P) — перенос из третьего разряда, используемый для форг»»»рования переноса о4 всего устройства.
Для четвертого разряда выражения следуюцие: 30 W1=! 4nn1 A фп1) V(rinlh фп2) V4П1=
=(Iin1h ïï1Л nn1Л пП1лк) ч(4ПП1Л пп1Л
A Iln1h ri1) v! nn1A пп1л пп1л p) ч(4пп1 л
h ПП1Л П1) Ч(4ПП1ЛэПП1Л ПП Л4С)Ч(4ПП1h
ПП1Л П2) Ч(ПП1 ЛэПП1 Л nlhp) Ч(4НИ A
Л n1) v (4nn l A rinz A» nn 1 h ) v (4nn 1 h rin2 л
A П1)Ч,+rË1Л ПП2Л ) Ч(4Н-1Л П2)Ч (nnlA
Л п1 л пп2лО ч(4ПП1л п1л П2) ч (пп1 л
Л Пl л П1Л ) Ч Пl — перенос из четвертого разряда, используемый для форми- „0
С=АВЕДЧАВЕДЧЛВЕДЧАВЕДчЛВЕД
П l =ABED v ABEgv ABEgv ABED ЧАВЕДч ЛВЕД
П2= ЛВЕД;
45
ПП1=ЛВЕД ЛВЕДЧЛВЕД»гЛВЕД;
ПП2=ЛВЕД АВЕДчАБЕДЧАВЕД. где A,В,Е,Д вЂ” входные опеРанды.
Одноразрядные сумматоры с большим числом входов могуг быть построены,. например, с использованием преобразования группы входных одноразрядных чисел в унитарный код количества еди55 н»»ц с последующим суммированием этих кодов на сумматоре унитарных кодов.
Семивходовый однораэряднь»»»,сумматор состоит из двух дешифраторов четырех рования переноса оС всего устройст†ва;
4ФП2=(ПП2Л en 1 )U (пП2л ФП2)ч п2 ч
v(4n1A П2) = (rinzA nn1л nnlh "ПП1Ло4)
Ч (4ПП A nn l h nn1 h П1) ч (4НГЛЛ Iln l A nIi Ih
Api) Ч(пп2л ппlл и!)ч (пп2л lin1h пп2л
A k) V! ПП2 Л ПП1 Л n z) U (4 rin Zh пп l л П1 ЦЬ)ч
Ч(4ПП2AэП1)Ч(4ПП Л ПП h ПП1М)Ч(4ПП ° S
h пп Л" П1)ч (+nnzh пп Ap) ч(4 пп2л »п2)ч
Ч(ПП2h Пlл ПП2Лос)Ч (ПП2 A П1Л П2)Ч
V (4ПП2ЛЫ1 A П1 Л Р)Ч4П 2Ч (4пl Лз ПП2 Лй ПП1Ы)Ч
V (4п1лэпп2л пп1л пl)ч (пl л пп2Л пп1л(ъ)ч
V (+П1AэПП2h П1) Ч (4П1ЛэПП2A nl12AЫ.)Ч ,ч(4п1л пп2 л» П2)ч(4п1л»nIiz Л nlhp))v л
Ч(4П1ЛЭpz) V(4nlh Ii1h ÏÏ2ë ПП1Лс() V
V!4n1Л n Л ПП2Л П1)Ч(4П1ЛэП1Л n1h, П2)
V(4П1AэП1A П1Л П1Лp) — перенос иэ четвертого Разряда, используемьп» для форг»»»рования переноса всего устройства.
Если необходимо организовать многовходовые многоразрядные параллельные сумматоры, можно использовать выходные переносы четырехразрядного многовходового параллельного сумматора, которые на выходах 23 определяются выр;ш е г»»» г»г»»» о =- ФП1; ) =4ФП2; (= ФП2, Тогда в указ анных выражениях под переносом о4 подразумевается (oL V g ) .
Четырехвходовый» и семивходовый одноразрядный сумматоры формируют на своих выходах сигналы суммы (С), первого и второго разряда переноса (Пl и П2) и сигналы подготовки этих разрядов переноса (ПП1 и ПП2).
Эти сигналы для четырехвходового одноразрядного сумматора описываются выражениями чисел в пятиразрядньп» унитарный код и трех чисел в четырехразрядный унитарный код, а также сумматора этих кодов. На выходах дешифраторов формируются разряды унитарного кода ... а и 3r ... э, отражаюцие число о4 о ед»»»»»»ц в поступаюцих 4- и 3-разрядных входных комбинациях. После сложения двух унитарных кодов получаем реэультируюций унитарный код, разряды которого описываются выражениями
3(, = &, Л3„ ; и, - (а. л а,) Ч(а . А3 э) Ч (ВЪ л а,) В
1531 090
40
Я(1 (Я 4 Л 3() Ч (Я(4 Л Я() Ч (3 4 Л Кс ) Ч
3(-(Яс, Л(,)Ч(4ЛЗ, )Ч(@ ЛЦ()Ч ч (g, ëÊ,);
, -(3, ЛЯ„,)Ч(Й,ЛЯ, )ЧЯ ЛК,);
Для получения необходимых сигналов суммы и переносов реэультирун|ций унитарный код шифруется на выходных
15 элементах ИЛИ в соответствии с выражениями
С - %1 Ч 4 Ч4 Ч41 ф П1= Ь1 Ч@1 Ч Й, Ч Й,1
П2 Й1М Чфу Й7 ф ПП1=Й, Ч Й7 э т °
1 где ф — совпадение i единиц иэ j
1 возможных во входном числе °
Окончательная сумма многоразрядных чисел. формируется на сумматорах 13-1б по модулю два. При этом, если разрядность сумматора ограничена четырьмя разрядами, то формируются два дополнительных разряда суммы. При объединении четырехраэрядных секций в мно- 30 гораэрядиое устройство дополнительный сумматор 17 по модулю два не используется.
Ф о р м ул а и s о б р е т е н и я
Иноговходовый параллельный сумматор, содержащий в каждом разряде ивходовый одноразрядный сумматор, где
n — число операндов, п 3...7, два узла формирования переноса и сумматор по модулю два, причем выход суммы и-входового одноразрядного сумма тора каждого i-ro разряда, где
1,...,n соединен с первым входом сумматора по модулю два, второй и третий входы которого соединены со» ответственно с выходом первого узла переноса (i- 1)-го разряда и второго узла переноса (i-2)-го разряда, выход сумматора по модулю два соединен с выходом суммы данного разряда многовходового параллельного сумматора, входами которого являются входы и-входового одноразрядного сумматора, о тл и ч а ю шийся тем, что, с целью повышения быстродействия, многовходовый параллельный сумматор содержит дополнительный сумматор по модулю два, узлы формирования переноса выполнены в виде узлов формирования одно« временного переноса, причем входы первого узла формирования переноса каждого i-ro разряда соединены с выходами первого разряда переноса и-входовых одноразрядных сумматоров с первого
i-й разряд, с выходами подготовки первого разряда переноса и-входовых одноразрядных сумматоров с первого по i-й разряд, с выходами второго разряда переноса и подготовки второго. разряда переноса и-входомих одноразрядных сумматоров с первого по (i-2)-й разряд, входы второго узла формирования прреноса каждого i-ro разряда соединены с выходами первого н второго разрядов переноса п-.âõîäîîûõ одноразрядных сумматоров с первого по -.й разряд, с выходами подготовки первого разряда переноса п-входовых одноразрядных сумматоров с первого по (з.—
-1)-й разряд и с выкодамн подготовки второго разряда переноса и-входовых одноразрядных сумматоров с первого по i-й разряд, входы дополнительного сумматора по модулю два соединены соответственно с выходом первого узла формирования переноса и-го разряда и
" выходом второго узла формирования переноса (n-1)-го разряда, выход дополнительного су1я1атора по модулю два подключен к выходу (n+1)-го разряда суммы многовходового параллельного сумматора, выход второго узла формирования переноса n-ro разряда соединен с выходом (n+2)-ro разряда суммы многовходового параллельного суммато-, ра.
153) 090
1531090
1ng2
1531090
1531090
Составитель А. Степанов
Техред М.Ходанич Корректор Н. Король
Редактор И. Булла
Заказ 8028/50 Тираж 668 Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101
