Арифметико-логический модуль
Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных ЭВМ в качестве арифметико-логического модуля. Цель изобретения - повышение надежности устройства за счет сокращения числа внешних выводов. Арифметико-логический модуль содержит шесть мультиплексоров, два D-триггера, элемент И, две шины управления, входы данных, входы переноса, вход обратной связи, шину тактовых импульсов, шину выбора режима, дополнительную шину выбора режима, выходы нулевого и первого разрядов, выходы данных, выходы переноса, выход обратной связи. 1 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (19) (11) (51)5 С 06 F 7 00
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ, ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ
ПРИ ГКНТ СССР
1 (21) 4372849/24-24 (22) 01.02.88 (46) 30.01.90. Бюл. М 4 (71) Пермский политехнический институт (72) Л.Ф.Викентьев, А.А.Клюкин, О.Л.Лепихина и С.Ю.Погодина (53) 681.325(088.8) (56) Авторское свидетельство СССР
Р 894714, кл. G 06 F 7/00, 1970.
Авторское свидетельство СССР
У 962916, кл. G 06 F 7/00, 1980, (54) АРИФИЕТИКО-ЛОГИЧЕСКИЙ МОДУЛЬ (57) Изобретение относится к вычислительной технике и может быть исИзобретение относится к вычислительной технике и может найти применение при построении универсальных и специализированных ЭВИ высокой произ водительности, Цель изобретения — повышение надежности путем сокращения числа внешних выводов.
На чертеже приведена функциональная схема арифметико-логического модуля, Арифметико-логический модуль содержит мультиплексоры 1-6, триггеры
7 и 8, шины 9 и 10 управления, входы
11 и 12 данных нулевого и первого разрядов, асинхронные выходы 13 и 14 нулевого и первого разрядов, нулевой и первый выходы 15 и 16 данных, входы
17 и 18 переноса, выходы 19 и 20 переноса, шину 21 тактовых импульсов, шину 22 выбора режима и дополнитель2 псльзовано при построении универсальных и специализированных ЭВИ в качестве арифметико-логического модуля. Цель изобретения — повьш ение надежности устройства за счет сокращения числа внешних выводов. Арифметико-логический модуль содержит шесть мультиплексоров, два D-триггера, эле— мент И, две шины управления, входы данных, входы переноса, вход обратной связи, шину тактовых импульсов, шину выбора режима, дополнительную шину выбора режима, выходы нулевого и первого разрядов, выходы данных, выходы переноса, выход обратной связи. 1 ил, ную шину 23 выбора режима, элемент И
24, вход 25 обратной связи, выход 26 обратной связи.
Арифметико-логический модуль работает следующим образом.
Двоичный код, подаваемый по восьмираэрядным шинам 9 и 10 управления, задает вид реализуемой операции над двумя операндами, один иэ которых записан в триггерах 7 и 8, а другой установлен на входах 11 и 12 данных нулевого и первого разрядов. На выходах мультиплексоров 3 и 4 формируются нулевой и первый разряды результата операции соответственно. При этом ).-й разряд результата (нулевой или первый) в зависимости от уровня сигналов на шине 22 выбора режима и дополнительной шине 23 выбора режима является переключательной функцией трех аргументов; сигнала на входе
1539765 данных z-ro разряда, сигнала на .-м выходе данных и сигнала на входе 18 переноса или с выхода мультиплексора
3 прн уровне сигнала на шине 22 выбора режима, равном лог. 110ll либо пер5 вых двух аргументов, указанных выше, и сигнала на входе 17 первого переноса или на выходе мультиплексора 1 при уровнях сигналов на шине 22 выбора режима и дополнительной шине 23 выбора режима, равных лог ° "1", либо первых двух аргументов, укаэанных выше, и сигнала с выхода мультиплексора 4 или на входе 25 обратной связи при уровне сигнала на шине выбора режима, равном лог. "1", а на дополнительной шине 23 выбора режима — лог. "0". Вид этой операции определяется двоичным кодом, подаваемым по шине 10 управления.
Одновременно на выходах мультиплексоров 1 и 2 формируются сигналы первого переноса из нулевого и первого разрядов, которые являются переключательными функциями тех же аргументов, что и разряды результата операции, в зависимости от уровней сигналов на шине 22 выбора режима и дополнительной шине 23 выбора режима. Вид .этой функции определяется двоичным кодом, подаваемым по шине 9 управления, По фронту тактового импульса, поступающего по шине 21 тактовых импуль-35 сов на синхронизирующие входы триггеров 7 и 8, происходит запись кода результата операции с асинхронных выходов 13 и 14 нулевого и первого разрядов в триггеры 7 и 8. Одновременно сигнал с выхода триггера 7 поступает на выход 26 обратной связи, сигнал с выхода триггера 8 — на второй информационный вход мультиплексора 5, сигнал с входа 25 обратной связи — на 45 второй информационный вход мультиплексора 6. При этом начинается формирование нового кода результата операции, нулевой разряд которого посту. пает на первый информационный вход 50 мультиплексора 6, а первый — на выход 20 переноса, причем на второй информационный вход мультиплексора 5 поступает сигнал с входной шины 18 переноса. Одновременно происходит формирование сигнала первого переноса, который с выхода мультиплексора
2 посч;упает на выход 19 переноса.
Код, записанный в триггеры 7 и 8, остается неизменным до прихода фронта следующего тактового импульса.
Формула изобретения
Арифме тико-ло гический модуль, содержащий шесть мультиплексоров, два триггера, две шины управления, входы данных нулевого и первого разрядов асинхронного выхода нулевого и первого разрядов, нулевой и первый выход данных, первый и второй выходы переноса, первый и второй входы переноса, шину тактовых импульсов, вход и выход обратной связи, шину выбора режима, причем входы данных нулевого и первого разрядов соединены с первыми управляющими входами первого, третье-. го и второго, четвертого мультиплексоров соответственно, вторые управляющие входы первого,. третьего и второго, четвертого мультиплексоров, соединены с выходами пятого и шестого мультиплексоров соответственно, третьи управляющие входы первого, третьего и второго, четвертого мультиплексоров соединены с выходами данных соответственно, выходы третьего и четвертого мультиплексоров соединены с асинхронными выходами нулевого и первого разрядов соответственно, выходы второго и четвертого мульти" плексоров соединены с первым и вторым выходами переноса соответственно, входы перВого и второго триггеров соответственно соединены с выходами третьего и четвертого мультиплексоров, синхронизирующие входы первого и второго триггеров соединены с шиной тактовых импульсов, первая и вторая шины управления соединены с информационными входами первого, второго и третьего, четвертого мультиплексоров соответственно, о т л и— ч а ю шийся тем, что, с целью повышения надежности путем сокращения числа внешних выводов, в него -введены элемент И и дополнительная шина выбора режима, причем шина выбора режима соединена с первыми управляющими входами пятого и шестого мультиплексоров, а также с первым входом элемента И, второй вход которого соединен с дополнительной шиной выбора режима, выход элемента И соединен с вторыми управляющими входами пятого и шестого мультиплексоров, первые
Составитель Ю.Варакин
Техред М.Дидык Корректор М,Шароши
Редактор M.Ïåòðîâà
Заказ 2)9 Тираж 552 Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская на6., д. 4/5
Производственно-издательский комбинат "Патент", r. Ужгород, ул, Гагарина, 101
5 153976 информационные входы пятого и шестоrо мультиплексоров соединены с вторым входом переноса и выходом третьего мультиплексора соответственно, в,орые информационные входы пятого 5 и шестого мультиплексоров соединены
6 с выходом второго триггера и входом обратной связи соответственно, третьи информационные входы пятого и шестого мультиплексоров соединены с первым входом переноса и выходом первого мультиплексора соответственно.
