Устройство для вычисления квадрата и квадратного корня

 

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах и цифровых измерительных приборах. Изобретение позволяет вести обработку информации, представленной как в виде число-импульсного кода, так и в виде двоичного кода. Устройство для вычисления квадрата и квадратного корня содержит реверсивный счетчик, элемент задержки, накапливающий сумматор, три элемента И, три элемента ИЛИ, два элемента 2 И-ИЛИ, три мультиплексора, схему сравнения, управляемый генератор прямоугольных импульсов с соответствующими связями. 2 ил.

союз советских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУЬЛИН (5))5 G 06 F 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И 07НРЫТИЯМ

ПРИ ГКНТ СССР (21 ) 4297432/24-24 (22) 17. 08, 87 (46) 5.03.90.Бкл. и 10 (72) Н,Д.Рябуха, Е, В.Хоменко, А. В, Чепраков и Л, П, Чумак (53) 681.325 (088.8) (56) Мельников А.А, и др, Обработка частотных и временных импульсных сигналов, М,: Энергия, 1976, с.89, рис.74, Авторское свидетельство СССР

Ф 1120320, кл. G 06 F 7/552, 1983, (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КВАДРАТА И КВАДРАТНОГО КОРНЯ (57) Изобретение относится к вычислиИзобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах и цифровых измерительных приборах при обработке информации, представленной число-импульсным и двоичным параллельным кодом, Цель изобретения — расширение области применения за счет возможности вычисления как в число-импульсном, так и в двоичном параллельном коде.

На фиг,1 представлена функциональная схема устройства; Hà фиг,2— схема управляемого генератора прямоугольных импульсов, Устройство содержит реверсивный счетчик 1 элемент задержки 2, накапливающий сумматор 3, элементы

И 4 — 6, элементы ИЛИ 7 — 9, мультиплексоры 1Π— 12, схему 13 сравнения, элементы 2И-ИЛИ 14 и 15, управ„.,80„„1550512 А 1

2 тельной технике и может быть использовано в цифровых вычислительных устройствах и цифровых измерительных приборах, Изобретение позволяет вести обработку информации, представленной как в виде число-импульсного кода, так и в виде двоичного параллельного кода, Устройство для вычисления квадрата и квадратного корня содержит реверсивный счетчик, элемент задерж" ки, накапливающий сумматор, три элемента И, три элемента ИЛИ, два элемента 2И-ИЛИ, три мультиплексора, схему сравнения, управляемый генератор прямоугольных импульсов с соответствующими связями, 2 ип, ляемый генератор 16 прямоугольных им.пульсов, элементы НЕ 17 и .18, элемент

ИЛИ-НЕ 19, элемент 20 ИСКЛЮЧАНЩЕЕ ИЛИ и конденсатор 21, Устройство работает следующим образом.

Сначала устанавливается режим работы устройства, для этого на вход задания нужного режима подается .сигнал логической единицы, а на входы задания других режимов подаются сигналы логического нуля, Рассмотрим работу устройства в режиме вычисления квадрата в число"импульсном коде, На вход задания режима вычисления квадрата в число-импульсном коде элемента 2И-ИЛИ 15 подается сигнал логической единицы, Затем на вход сброса устройства подается сигнал логической единицы, который не проходит через второй мультиплексор ll

1550512 поскольку на управляющем входе последнего присутствует сигнал логичес кОго нуля с входа задания режима вЫчисления квадрата устройства в дво5 иЧном параллельном коде, Но сигнал лс)гической единицы с входа сброса устройства поступает на вход установz8 нуля накапливающего сумматора 3, а т:1кже, пройдя через третий элемент

И 6, поступает на вход установки нуля реверсивного счетчика 1, Тем самым р версивный счетчик 1 и накапливаюпр и сумматор 3 устанавливаются в нулевое состояние„ После окончания дей- 1g славия сигнала логической единицы на входе сброса устройства на вход числ -импульсного кода устройства начин ют поступать прямоугольные импульс, представляющие собой число-им- 20 п льсный код входного числа, Эти импульсы проходят через второй элемент

211-ИЛИ 15 и поступают на суммирующий вход реверсивного счетчика 1 и через в 1 орой элемент ИЛИ 8 на вход приема 25 информации накапливающего сумматора

3, По переднему фронту прямоугольных импульсов к содержимому накапливающеr4 сумматора 3 прибавляется умноженное нЭ два содержимое реверсивного счет- 30 чика 1 плюс единица,,Зто достигнуто зф счет того, что на разрядные входы накапливающего сумматора 3 содержимЬе реверсивного счетчика 1 с его ррзрядных выходов подается со смещен ем на один разряд в сторону стар õ разрядов, а на вход младшего разряда разрядных входов накапливающего сумматора 3 подан сигнал логической еДиницы, По заднему фронту входных 40 прямоугольных импульсов содержимое реверсивного счетчика 1 увеличивается на единицу. Таким образом, в накаплйвающем сумматоре 3 формируется сумма нечетных чисел 1,3,5,...,(2n-l), 45 равная, как известно, квадрату числа и, т,е, после поступления и входных прямоугольных импульсов содержимое накапливающего сумматора 3 будет равно

0 (2n-1) = n . Код квадрата числа

1 п с выхода результата накапливающего сумматора 3 поступает на разрядные входы первого мультиплексора 10, проХодит через него, поскольку на управляющем входе последнего присутствует сигнал логического нуля и поступает на выход устройства.

В режиме вычисления квадратного корня в число-импульсном коде сигнал логической единицы подается на вход задания режима вычисления квадратного корня в число-импульсном коде устройства, откуда он поступает на вход первого элемента 2И-ИЛИ 14, -Как и в предыдущем режиме, на вход сброса устройства поступает сигнал логической единицы, который устанавливает в-нулевые состояния накапливающий сумматор 3 и реверсивный счетчик 1, Как и в предыдущем режиме, после окончания сигнала логической единицы на входе сброса устройства, на вход число-импульсного кода устройства начинают поступать прямоугольные импульсы, представляющие собой числоимпульсный код входного числа, Зти импульсы проходят через первый элемент 2И-ИЛИ 14 и поступают на вычитающий вход реверсивного счетчика 1, Каждый раз, когда содержимое реверсивного счетчика 1 равно нулю и приходит импульс на его вычитающий вход, на его выходе переноса появляется импульс, который проходит через второй элемент ИЛИ 8 и поступает на вход приема информации накапливающего сумматора 3. По переднему фронту этого импульса к содержимому накапливающего сумматора 3 прибавляется единица, поскольку на всех его разрядных входах, кроме первого, на который постоянно подан сигнал логической единицы, присутствует содержимое реверсивного счетчика 1, равное в этот момент нулю, Кроме того, импульс с выхода переноса реверсивного счетчика

1 проходит через элемент задержки 2 и, пройдя второй мультиплексор 11, поскольку на управляющем входе последнего присутствует сигнал логического нуля с входа задания режима вычисления квадрата в двоичном параллельном коде, поступает на вход разрешения .приема кода реверсивного счетчика 1.

К этому моменту новое, увеличенное на единицу содержимое накапливающего сумматора 3 cего выхода результата, пройдя через третий мультиплексор 12, со сдвигом на один разряд в сторону старших разрядов, т,е. умноженное на два, поступает на разрядные входы,реверсивного счетчика 1 ° По импульсу на входе разрешения приема кода ре версивного счетчика 1 удвоенное эна5 15

1 чение содержимого накапливающего сумматора 3 заносится в реверсивный счет чик 1. Подобным образо, всегда, когда приходит входной импульс, а реверсивный счетчик 1 находится в нулевом состоянии, содержимое накапливающего сумматора 3 увеличивается на единицу и удвоенное значение этого содержимого заносится в реверсивный счетчик

I, Первое увеличение содержимого накапливающего сумматора З.происходит после прихода первого импульса, вто рое — после четвертого, третье — после девятого и т,д,, т.е, в накапливающем сумматоре 3 формируется код ,целой части корня квадратного из числа импульсов, поступивших на вход число-импульсного кода устройства, Дапее содержимое накапливающего сумматора 3 с его выхода проходит через первый мультиплексор 10 на выход устройства, В режиме вычисления квадрата в двоичном параллельном коде сигнал логической единицы подается на вход задания режима вычисления квадрата в двоичном параллельном коде, На вход параллельного кода устройства подается двоичный параллельный код числа, квадрат которого необходимо вычислить. Затем, на вход сброса устройства подается сигнал логичес,кой единицы. IIo этому сигналу накапливающий сумматор 3 устанавливается в нулевое состояние, Кроме того,сигнал логической едины с входа сброса с устройства проходит через второй мультиплексор 11 поскольку на управляющем входе последнего присутствует сигнал логической единицы с входа задания режима вычисления квадрата в двоичном параллельном коде и поступает на вход разрешения приема кода реверсивного счетчика 1, Тем самым двоичный параллельный код входного числа заносится в реверсивный счетчик 1, Двоичный параллельный код входного числа поступает на разрядные входы реверсивного счетчика 1, пройдя через третий мультиплексор 12, так как на управляющем входе последнего присутствует сигнал логической единицы с входа задания режима вычисления квадрата в двоичном параллельном коде. Этим же сигналом логи- !. ческой единицы, поступающим на инверсный вход третьего элемента И 6,предотвращается поступление сигнала

505I2 6 логической единицы с входа сброса устройства на вход установки нуля реверсивного счетчика I. С входа сброса устройства сигнал логической

5 единицы поступает на вход запускающего сигнала управляемого генератора

16 прямоугольных импульсов. Сигнал логической единицы с входа сброса устройства поступает на второй вход элемента ИЛИ-HE 19. Вследствие этого на выходе элемента ИЛИ-НЕ 19 присутствует сигнал логического нуля, который проходит через первый элемент

НЕ 17, второй элемент НЕ 18 и присутствует на первом входе элемента

ИЛИ-НЕ 19. Длительность сигнала логической единицы на входе сброса устройства выбирается достаточной

20 для того, чтобы конденсатор 21 успел зарядиться и на выходах элементов

HE l7 и 18 сигналы достигли уровней логических единицы и нуля соответственно, На первый вход элемента

25 ИСКЛЮЧАЮЩЕЕ ИЛИ 20, являющийся входом управления начальной фазой выходного сигнала управляемого генератора

l6 прямоугольных импульсов, поступает сигнал логической единицы с входа

30 задания режима вычисления квадрата в двоичном параллельном коде, Поэтому на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 20 происходит инвертирование сигнала, поступающего на его второй вход с выхода элемента ИЛИ-НЕ 19. Таким образом, при действии сигнала логической единицы на входе сброса устройства, на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ

20, являющегося выходом управлявмо4п го генератора 16 прямоугольных импульсов, присутствует сигнал логической единицы, а после окончания действия указанного сигнала на вход сброса устройства, на выходе элемента ИЛИ45 НЕ 19 сразу же появляется сигнал логической единицы, а, значит, на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 20— сигнал логического нуля, Затем управляемый генератор 16 прямоугольных им50 пульсов начинает вырабатывать прямоугольные импульсы, но важно, что в данном режиме вначале формируется спад импульса, т,е, задний фронт, Он проходит через третий элемент ИЛИ 9, через первый элемент 2И-ИЛИ 14 и лос1 тупает на вычитающий вход реверсивного счетчика 1, уменьшая его содержимое на единицу, То есть, если в реверсивный счетчик 1 было занесено

1550512 значение и по сигналу логической единицы на входе сброса устройства, то теперь содержимое счетчика становится равным и-1 ° Кроме того, имп льсы с выхода управляемого генератора 16, пройдя третий элемент ИЛИ 9, пе1рвый элемент И 4 и второй элемент

ИЛИ 8, поступают на вход приема инфс рмации накапливающего сумматора 3 н по переднему фронту прибавляют к с держимому последнего удвоенное содержимое реверсивного счетчика 1 щ юс единица. То есть по первому импульсуу содержимое накапливающего 5 . с мматора станет равным 2п-2+1 2п-1. Затем, по заднему фронту этоимпульса содержимое реверсивного советчика 1 уменьшится еще на единиц и станет равным ri-2, По переднем» фронту второго импульса к содермому накапливающего сумматора 3 ибавляется 2п-4+1 = 2n-3 и т.д., т е, в накапливающем сумматоре 3 накапливается сумма нечетных чисел. 25

Э о происходит,до тех пор, пока содержимое реверсивного счетчика 1 не станет равным нулю, Тогда при поступлении на его вычитающий вход очередного. импульса на его выходе пере- 30 н са появляется сигнал логической е иницы, который проходит через перв и элемент ИЛИ 7, третий элем нт ИЛИ 9 и поступает на первый

1 в од первого элемента И 4 и на вход первого элемента 2И-ИЛИ 14, Тем самрм предотвращается снятие сигнала логической единицы с вычитающего входа реверсивного счетчика 1 и входа приема информации накапливающего 40 сумматора 3, Работа схемы прекращаетсй. Сигнал логической единицы с выхода первого элемента ИЛИ 7 является сйгналом конца режима в двоичном параллельном коде„ .Передним фронтом последнего n-ro импульса, т.е. когда содержимое реверсивного счетчика равно нулю, к содержимому накапливающего сумматора прибавляется единица, Таким образом, в накапливающем сумма- 50 торе како сумма

;Е(2п-1) = rr, Содержимое накапливающего сумматора 3 с его выходов результата проходит через первый мультиплексор 10 на выход устройства.

В режиме вычисления квадратного корня в двоичном параллельном коде сигнал логической единицы подается

t на вход задания режима вычисления квадратного корня в двоичном параллельном коде, откуда поступает на со-. ответствующий вход второго элемента

2И-ИЛИ 15, на вход второго элемента ИЛИ 8 и на управляющий вход первого мультиплексора 10, На вход двоичного параллельного кода устройства подается двоичный параллельный код, квадратный корень которого необходимо вычислить. Этот код должен стоять на входе параллельного кода устройства все время вычисления квадратного корня, Далее подается сигнал логической единицы на вход сброса устройства, Этим сигналом останавливается управляемый генератор 16 прямоугольных импульсов и уста навливаются в нулевое состояние реверсивный счет,.— чик 1 и накапливающий сумматор 3.

После окончания действия сигнала логической единицы на входе сброса устройства управляемый генератор 16 пря-. моугольных импульсов начинает выдавать на своем выходе прямоугольные импульсы, Причем, поскольку на входе управления начальной фазой управляемого генератора 16 присутствует, в данном режиме, сигнал логического нуля, который поступает на первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 20, то сразу после окончания сигнала логической единицы на входе сброса устройства на выходе управляемого генератора 16 возникает передний фронт импульса, Импульсы с выхода управляемого генератора 16 прямоугольных импульсов проходят через третий элемент ИЛИ 9, второй элемент

2И-HJIH 15 и поступают на суммирующий вход реверсивного счетчика 1 и через второй элемент ИЛИ 8 на вход приема информации накапливающего сумматора

3. По переднему фронту импульсов к содержимому накапливающеro сумматора 3 прибавляется удвоенное содержимое реверсивного счетчика 1 плюс единица, а по заднему фронту к содержимому реверсивного счетчика 1 добавляется единица,т,е,,в накапливающем сумматоре 3 копится сумма нечетных чисел, равная квадрату числа, находящегося в реверсивном счетчике

1, т.е, содержимое реверсивного счетчика 1 — есть целая часть корня квад1550512 ратного из содержимого накапливающего сумматора 3„ Содержимое накапливающего сумматора 3 сравнивается на схеме 13 сравнения с кодом числа, поступающим на вход двоичного параллельного кода устройства. Схема 13 сравнения может быть выполнена, например, на основе микросхем типа

533 CIII. Пусть на вход довичного параллельного кода устройства поступает код числа А, Причем и c А ((n+I).

2 2

Тогда при поступлении и импульсов с выхода управляемого генератора 16 прямоугольных импульсов содержимое реверсивного счетчика 1 будет равно и, а содержимое накапливающего сум11

2 матора 3 — g(2n-1) = n . При поступ1 ленни следующего (и+1)-го импульса 20 он своим передним фронтом прибавит к содержимому накапливающего сумматора 3 -(2n+1) и содержимое его будет равно

ll4.1 2

g (2(п+1)-1) = (п+1) А

Значит на выходе схемы 13. сравнения появится сигнал логической единицы, который пройдет через второй 30 элемент И 5,первый элемент ИЛИ 7, третий элемент ИЛИ 9, второй элемент 2И-ИЛИ 15 и тем самым предотвратит появление заднего фронта (и+1)-ro импульса, и всех остапьных 35 на суммирующем входе реверсивного с счетчика I, Кроме того, сигнал логической единицы сохранится на входе приема информации накапливающего сумматора 3. Значит устройство прек40 ратит вычисление, Содержимое реверсивного счетчика проходит через пер-. вый мультиплексор 10, так как на его управляющем входе присутствует сигнал логической единицы, на выход устрой45 ства, Сигнал логической единицы с выхода первого элемента ИЛИ 7 свидетельствует об окончании операции вычисления квадратного корня и поступает на выход сигнала конца режима в двоичном параллельном коде, Таким образом, устройство позволяет вычислять квадрат и квадратный корень при задании входной информа55 ции как в виде число-импульсного, так и в виде двоичного параллельного кодов, что достигнуто за счет введения новых элементов и связей, Формула и з о б р е т е и и я

Устройство для вычисления квадрата и квадратного корня, содержащее реверсивный счетчик, элемент задержки, вход которого соединен с выходом переноса реверсивного счетчика, накапливающий сумматор, первый и второй элементы И, первый элемент ИЛИ, первый вход которого соединен с выходом перекоса реверсивного счетчика, разрядные выходы которого соединены со сдвигом на один разряд в сторону старших разрядов с разрядными входами накапливающего сумматора, вход младmего разряда и вход установки муля которого подключены к входу логической единицы и входу сброса устройства соответственно, о т л и ч а ю g eе с я тем, что, с целью расширения области применения за счет возможнос" ти вычисления как в число-импульсном, так и в двоичном параллельном коде, в него введены первый, второй и третий мультиплексоры, схема сравнения, управляемый генератор прямоугольных импульсов, третий элемент И, второй и третий элементы ИЛИ, первый и второй элементы 2И-ИЛИ, причеи выход первого мультиплексора является выходом устройства,а первый и второй информационные входы соединены с выходами реверсивного счетчика и накапливающего сумматора соответственно, а управляющий вход, объединенный с первыми входами второго элемента И и второго элемента 2И-ИЛИ, подключены к входу задания режима вычисления квадратного корня в двоичном параллельном коде, прямой вход третьего элемента И соединен с входом сброса устройства, инверсный вход является входом задания режима вычисления квадрата в двоичном параллельном коде устройства, а выход соединен с входом установки нуля реверсивного счетчика, вход вычитания и вход сложения которого соединены с выходами соответственно первого и второго элементов 2И-ИЛИ, а вход разрешения за- писи и информационный вход подключе" ны к выходам соответственно второго и третьего мультиплексоров, выход накапливающего сумматора соединен с первым входом схемы сравнения и со сдвигом на один разряд в сторону старших разрядов с первым информационным входом третьего мультиплексора, 1550512

Вход младшего разряда которого соедиНен с входом логического нуля устрой ства, второй информационный вход

a ðåòüåã0 мультиплексора и второй вход

Схемы сравнения соединены с входом ,двоичного параллельного кода устройСтва, а управляющий вход подключен к ходу задания режима вычисления квад1 ата в двоичном параллельном коде устройства и соединен с управляющим ходом второго мультиплексора, перым входом первого элемента 2И-ИЛИ, входом управления управляемого геератора прямоугольных импульсов и первым входом первого элемента И, торой вход которого, объединенный с торыми входами первого и второго лементов 2И-ИЛИ, подключен к выходу ретьего элемента ИЛИ, первый вход которого подключен к выходу первого лемента ИЛИ и является выходом сигнала конца режима в двоичном паралЛельном коде, а второй вход соединен выходом управляемого генератора 25 прямоугольных, импульсов, вход заi1óñêà которого подключен к прямому входу третьего элемента И, выход схемы сравнейия соединен с вторым входом второго элемента И, выход которого соединен с вторым входом первого элемента ИЛИ, выход второго элемента ИЛИ подкпючен к входу приема информации накапливающего сумматора, первый .вход которого соединен с выходом первого элемента И, второй вход — с выходом переноса реверсивного счетчика, а третий вход " с выходом второго элемента 2И-ИЛИ, .третий вход которого подключен к входу задания режима вычисления квадрата в число-импульсном коде устройства, третий вход первого элемента 2ИИЛИ соединен с входом задания режима вычисления корня квадратного в числоимпульсном коде, четвертые входы первого и второго элементов 2И-ИЛИ подключены к входу число-импульсного кода устройства, выход элемента задержки подключен к второму информационному входу второго мультиплексора, 1550512

Составитель Н,Рябуха

Редактор Л,Пчолинская Техред М.Дидык

Корректор Т,Палий

Заказ 273

Тираж 561

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101