Устройство для возведения в квадрат

 

Изобретение относится к вычислительной технике и может быть использовано в специализированных и универсальных ЭВМ. Устройство содержит регистр операнда 1, в который вдвигаются разряды операнда, регистр управления 2, формирующий совместно с элементами И-НЕ групп 1 и 2 сигналы, ограничивающие последовательность разрядов операнда на выходах регистра 1 посредством элементов И групп 3 и 4. Ограниченные последовательности разрядов операнда поступают на входы элементов И групп 1 и 2, формирующие конъюнкции с четными и нечетными значениями K в весовых функциях 2<SP POS="POST">K</SP> соответственно, K = 1 ÷ 16. Сумматоры 9 и 10 складывают конъюнкции соответственно с четными и нечетными значениями K, а также значения посчитанных ранее разрядов суммы сумматоров 9 и 10 поступают на выходы устройства, обеспечивая получение последовательного кода произведения в четверичной системе счисления. Причем непрерывная последовательность операндов обеспечивает на выходах устройства непрерывную последовательность результатов. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (!9) (1!) (51) 5 G 06 F 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯМ

ПРИ П4НТ СССР

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4478589/24-24 (22) 25.05.88 (46) 23,03,90, Вюл. ¹ 11 (71) Специальное проектно-конструкторское бюро "Дискрет" Одесского политехнического института (72) А.В. Дрозд, Е.Л. Полин, В.Н. Лацин, В.В. Шабадаш и А.Г. Шипита (53) 681.325 (088.8) (56) Авторское свидетельство СССР № 656056, кл. G 06 F 7/552, 1976.

Авторское свидетельство СССР

¹ 145 1686, кл. G 06 F 7/552, 1987. (54) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ

В КВАДРАТ (57) Изобретение относится к вычислительной технике и может быть использовано в специализированных и универсальных ЭВМ. Устройство содержит регистр операнда 1, в который вдвигаются разряды операнда, ре2 гистр управления 2, формирующий совместно с элементами И-НЕ 1-й и 2-й групп сигналы, ограничивающие последовательность разрядов операнда на выходах регистра 1 посредством элементов

И групп 3-й и 4-й. Ограниченные последовательности разрядов операнда поступают на входы элементов И 1-й и

2-й групп, формирующие конъюнкции с четными и нечетными значениями К в весовых функциях 2 соответственно, K

k = 1-16. Сумматоры 9 и 10 складывают конъюнкции соответственно с четными и нечетными значениями К, а также значения посчитанных ранее разрядов суммы сумматоров 9 и !О поступают на ф выходы устройства, обеспечивая получение последовательного кода произведения в четвертичной системе счисления. Причем непрерывная последовательность операндов обеспечивает на,выходах устройства непрерывную последовательность результатов. 2 ил.

1552179

Изобретение относится к вычис Пг=

:тельной технике и может быть использовано в специализированных и универсальных ЗВИ.

Целью изобретения является повышение производительности устройства.

На фиг.1 представлена структурная схема устройства для возведения в

1 квадрат 8-разрядного аргумента, на фиг.2 — временные диаграммы, поясняющие работу устройства.

Устройство содержит регистр 1 операнда, регистр 2 управления, элементы И-НЕ 3-1...3-3 первой груп пы, элементы И-НЕ 4-1...4-3 второй

; группы, элементы И 5-1...5-4 первой

; группы, элементы И 6-1...6-3 второй ! группы, элементы И 7-1... 7-4 третьей группы, элементы И 8-1...8-3 четвертой группы, первый 9 и второй 10 сум маторы, регистр 11, информационный вход 12, синхровход 13, вход 14 сброса устройства и выходы 15 устройства. 25

Устройство работает следующим образом.

На синхровход 13 устройства noces ll тупают синхроимпульсы типа меандр тактирующие работу устройства. На вход 14 сброса устройства поступает импульс, обнуляющий регистр 1 операнда, регистр 2 управления и регистр

11. На информационный вход 12 уст Ройства с частотой следования синхро- 35 импульсов поступают разряды операнда (начиная с первого, младшего).Зти разряды вдвигаются в регистр 1 опе- ранда под действием синхроимпульсов, обеспечивая выработку на выходах ре- 4 гистра 1 последовательностей разрядов операнда в соответствии с указанным на фиг.2 временным диаграмами.

Числа на.временных диаграммах выходов

Разрядов Регистра операнда 1 опреде- 45 ляют номера разрядов операнда.

Одновременно после обнуления регистра 2 управления в него под действием синхросигналов вдвигается единичное значение с инверсного выхода четвертого разряда регистра 2 управления. При этом с инверсного выхода первого разряда регистра управления снимается сигнал показанный на соответствующей временной диаграмме (фиг.2), а с прямых выходов разрядов с первого по четвертый регистра 2 управления снимается соответственно инверсия указанного сигнала непосредственно и инверсия, сдвинутая на один, два и три такта. Сдвинутые сигналы поступают соответственно на первые входы элементов И-НЕ 3-1, 3-2, ...первой группы, а также элементов

И-НЕ 4-3, 4-2,4-1 второй группы. На вторые входы элементов И этих групп поступают соответственно сигналы с прямого и инверсного выходов пе1 вого разряда регистра 2 управления. Под их действием на выходах элементов И-HE первой и второй групп формируются сигналы, показанные на соответствующих временных диаграммах (фиг.2).

Последовательности разрядов операнда с выходов разрядов регистра операнда с первого по третий и с пятого по восьмой поступают соответственно на первые входы элементов И

8-1...8-3 четвертой группы и элементов И 7-4, 7-3, 7-2 и 7-1 третьей группы, на вторые входы которых поступают сигналы с инверсного выхода первого разряда регистра 2 управления, выходов элементов И-HE 3-1...3-3 первой группы и элементов И-HE 4-3, 4-2 и 4-1 второй группы, ограничи1 .вая последовательности разрядов операнда нулевыми уровнями. Ограниченные последовательности разрядов операнда поступают далее на элементы И 6-1...6-3 второй группы и элементы И 5-4, 5-3, 5-2 и 5-1 первой группы, которые под их действием формируют послецовательности конъюнкций с нечетными и четными значениями

К в весовых функциях 2 соответственно (К=1... 10) . Последовательности конъюнкций обозначены на соответствующих временных диаграммах двухразрядными кодами. Первый и второй разряды кодов указывают на разряды операнда, над которыми выполняются операции умножения на данном элементе И группы. Конъюнкции на выходах элементов И одной группы имеют в такте одинаковые весовые функции соответственно с четными и нечетными степенями двойки для первой и второй групп элементов И, 1

Первый 9 и второй 10 одноразрядные сумматоры складывают в каждом такте конъюнкции с одинаковыми весовыми функциями, а также значениями посчитанных ранее разрядов переносов сумматоров 9 и 10, задержанных на регистре 11. Кроме того, первый сумматор 9 учитывает в качестве слагаемого пос15 ледовательность разрядов операнда с выхода четвертого разряда регистра

1 операнда.

При этом на выходах суммы первого.

9 и второго 10 сумматоров вырабатываются соответственно нечетные и четные разряды произведения, поступающие на выходы 15 устройства. Четный и нечетный коды цифры произведения представлены в четвертичной системе счисления.

На временных диаграммах (фиг.2) показано, что вслед за разрядами

1...8 первого операнда поступают без паузы разряды 1...3 второго операнда.

Сигналы с выходов элементов И-НЕ первой и второй групп, а также с инверсного выхода регистра 2 управления исключают нулевыми значениями формирования конъюнкций разрядов смежных операндов. На. выходах 15 устройства — непрерывная последовательность разрядов результата, представленного последовательным кодом в четвертичной системе счисления.

Регистры 1,2 и 11 выполнены на микросхемах К 155 ИР 1 с инверторами на выходах первого и четвертого разрядов регистра 2. Одноразрядные многовходовые сумматоры 9 и 10 выполнены на одноразрядных многовходовых сумматорах (микросхема К155 ИИ 5) по ярусной схеме.

Формула изобретения

Устройство для возведения в квадрат, содержащее регистр операнда, первую и вторую группы элементов И, содержащие четыре и три элемента соответственно, первый и второй сумматоры и регистр, причем вход сброса устройства соединен с входами сброса регистра операнда и регистра, синхровход устройства подключен к входу управления сдвигом регистра операнда и синхровходу регистра, информационный вход устройства соединен с информационным входом регистра операнда, выходы элементов И первой и второй групп соединены с одноименными входами соответственно первого и второго сумматоров, выход четвертого разряда регистра операнда соединен с первым входом четвертого элемента И первой группы и пятым разрядным входом первого сумматора, выход первого разряда переноса которого соединен с четвертым разрядным входом второго сумма

52179 6 тора, выходы первого и второго разря-. дов переноса которого и выход второгб разряда переноса первого сумматора

5 соединены соответственно с первым, вторым и третьим информационными входами регистра, первый, второй и третий выходы которого соединены соответственно с шестым входом первого сумматора, пятым входом второго сумматора и седьмым входом первого сум» матора, о т л и ч а ю щ е е с я тем, что, с целью повышения производительности устройства, в него введены регистр управления, первая и вторая группы элементов И-НЕ по три элемента в каждой группе, третья и четвертая группы элементов И по три элемента в каждой группе, причем вход управления сдвигом регистра управления соединен с синхровходом устройства, вход сброса которого подключен к входу сброса регистра управления, выходы второго, третьего и четвертого

25 разрядов которого соединены соответственно с первыми входами первого, второго и третьего элементов И-НЕ первой группы и первыми входами третьего, второго и первого элеменЗ0 тов И-НЕ второй группы, вторые входы элементов И-НЕ первой и второй групп подключены соответственно к прямому и инверсному выходам первого разряда регистра управления, инверсный выход четвертого разряда которого соединен

35 с информационным входом регистра управления, выходы разрядов с первого по третий и с пятого по восьмой регистра операнда соединены соответ40 ственно с первыми входами первого, второго, третьего элементов И четвертой группы и четвертого, третьего, второго, первого элементов И третьей группы, вторые входы которых соеди45 иены соответственно с инверсным вы ходом первого разряда регистра управления, выходами первого, второго, третьего элементов И-НЕ первой группы и выходами третьего, второго и

60. .первого элементов И-НЕ -второй группы, выходы элементов И четвертой группы соединены с первыми входами соответствующих элементов И первой. группы и первыми входами соответ56 ствующих элементов И второй группы, выходы элементов И третьей группы подключены к вторым входам соответствующих элементов И первой группы, выходы второго, третьего и четверто1552 179 второй группы, выходы суммы второго сумматоров являются устройства.

ro элементов И третьей группы соединены соответственно с вторыми входами первого, второго и третьего элементов И первого и выходами

ЗкЯ дм.O

Ф Х 8 7 аfJxJ 1 2 э + 5 б

Sixty! 1 2 J Ф S б Р J Ф б Ю 7 б

d 1 2 J 4 S б 7 d 1 g J 4r S

1 2 J Ф $ E 7 б 1 8 J б йа-Зэл1

balky ge I

leg>.1

6МВЭа1

2 Э Ф б 7 d 1 2 б Ф

2 Э Ф б 7

Ю 1

1 2 Э Ф

1 2 Л 4 Я б 7 1 ф j f 7

ЫЮмЛ

Ва.мЩ

ibad И йа.АМ

Ва.а3 б

Йа.бОХ

Äà.þ.3t

Мериен

ha JìÅ

Йа.аа71

АКАЛ.М

t7 М

N 2бЫ Ф7бб 1 Ф 2 S

2 Ф 4б Ы б7 7d 17 2 б J Ф

1Э H Jd И б7 О 1Э Я б ЭI йа,элЯ

Ва.м.М фФ 28Р

t5 26 Э7 ФЮ йКЭЯ.М

Составитель А, Дрозд

Редактор В. Петраш Техред П.Олийнык Корректор С. Черни

Заказ 331 Тираж 562 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб., д, 4/5

II 11

Производственно-издательский комбинат Патент, г. Ужгород, ул, 1 агарина, 101

Устройство для возведения в квадрат Устройство для возведения в квадрат Устройство для возведения в квадрат Устройство для возведения в квадрат 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах и цифровых измерительных приборах

Изобретение относится к вычислительной технике и может быть использовано для аппаратного вычисления квадратного корня и его обратной величины в избыточной системе счисления в форме с фиксированной запятой

Изобретение относится к области вычислительной техники и может быть применено в средствах цифровой обработки сигналов с квадратурными составляющими для вычисления модуля сигнала в реальном времени

Изобретение относится к цифровой вычислительной технике и может быть использовано в быстродействующих процессорах и специализированных вычислительных устройствах, работающих в реальном масштабе времени с высокой тактирующей частотой

Изобретение относится к вычислительной технике и может быть использовано в высокопроизводительных комплексах и устройствах реального времени

Изобретение относится к вычислительной технике и может быть использовано в специализированных и универсальных ЭВМ

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и специализированных вычислительных устройствах

Изобретение относится к вычислительной технике и может быть использовано в специализированных устройствах для обработки сейсмических, акустических, видеосигналов идр

Изобретение относится к вычислительной технике и может быть использовано в специализированных и универсальных быстродействующих цифровых вычислительных машинах

Изобретение относится к вычислительной технике и может быть использовано в специализированных устройствах обработки информации

Изобретение относится к вычислительной технике и может быть использовано в цифровых функциональных преобразователях и в цифровых вычислительных машинах Цепью изобретения является повышение быстродействия

Изобретение относится к вычислительной технике и может быть использовано в быстродействующих специализированных вычислителях

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и структурах

Изобретение относится к вычислительной технике и предназначено для интерационного формирования квадратов чисел Фибоначчи в специализированных вычислителях, работающих в 1 коде Фибоначчи

Изобретение относится к вычислительной технике и может быть использовано в быстродействующих специализированных вычислителях, в частности при цифровой обработке сигналов с квадратурными составляющими для вычисления модульного значения сигнала в реальном масштабе времени

Изобретение относится к вычислительной технике и может быть использовано в измерительных устройствах с аппаратурной реализацией функции преобразования

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных цифровых вычислительных машин

Изобретение относится к вычислительной технике и может быть использовано при построении быстродействующих специализированных вычислительных устройств и информационно-вычислительных систем

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах ЭВМ
Наверх