Устройство для обнаружения ошибок в кодовой последовательности

 

Изобретение относится к вычислительной технике и предназначено для применения в цифровых устройствах обработки, хранения и передачи данных, а также в устройствах повышения достоверности в системах передачи данных. Целью изобретения является сокращение аппаратурных затрат. Устройство для обнаружения ошибок в кодовой последовательности содержит сдвиговый регистр 3, регистры 4.1, 4.2 и 7, блок 5 памяти, сумматор 6, счетчики 8 и 13, дешифраторы 9 и 14, элемент НЕ 10, элементы И 11.1, 11.2, 15 и 17, элемент ИЛИ 12 и формирователь 16 импульсов записи с соответствующими связями. В устройстве признак ошибки вырабатывается после анализа знака разности принимаемого числа, представленного в коде условных вычетов, и пороговой константы, вычисляемой заранее. При возникновении ошибки в одном из остатков принятое число выходит за границу диапазона, при этом в знаковом рязряде сумматора 6 вырабатывается "1", в противном случае - "0". Таким образом ошибка обнаруживается. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ÄÄSUÄÄ 1569996 (gy)g Н 03 M 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H Д BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4462594/24-24 (22) 20.07.88 (46) 07.06.90. Бюл. N- 21 (72) В.С. Василенко, А.Б ° Надыкто и В.А. Вересенко (53) 681.3(088.8) (56) Авторское свидетельство СССР

9 1399743, кл. G 06 F .11/08, 1986.

Авторское свидетельство СССР

Р 1238078, кл. G 06 F 11/08, 1984. (54) УСТРОЙСТВО ДЛЯ ОБНАРУМЯНИЯ ОШИБОК В КОДОВОЙ ПОСЛЕДОВАТЕЛЬНОСТИ (57) Изобретение относится к вычислительной технике и предназначено для применения в цифровых устройствах обработки, хранения и передачи данных, а также в устройствах повышения достоверности в системах передачи данных.

Целью изобретения является сокращение аппаратурных затрат. Устройство для обнаружения ошибок в кодовой последовательности содержит сдвиговый регистр

3, регистры 4.1, 4.2 и 7, блок 5 памя- ти, сумматор 6, счетчики 8 и 13, дешифраторы 9 и 14, элемент НЕ 1О, элементы И 11.1, 11.2, 15 и 17, элемент ИЛИ 12 и формирователь 16 импульсов записи с соответствующими связями. В устройстве признак ошибки вырабатывается после анализа знака разности принимаемого числа, представленного в коде условных вычетов, и пороговой константы, вычисляемой заранее. При возникновении ошибки в одном из остатков принятое число выхо- а дит за границу диапазона, при этом в знаковом разряде сумматора 6 вырабатывается "1", в противном случае

"0". Таким образом ошибка обнаружива- С ется. 1 ил.

1569996

Изобретение относится к вычислиельной технике и предназначено для рименения в цифровых вычислительных

9 ашинах и устройствах обмена информации9 а также для повышения достоверности в системах передачи данных.

Целью изобретения является сокращение аппаратурных затрат.

На чертеже представлена схема уст- 1О ойства для обнаружения ошибок в icoоной последовательности.

Устройство содержит информационый вход 1 устройства, тактовый вход устроиства, сдвиговыи регистр 3, 15 ервый 4.1 и второй 4.2 регистры, лок 5 памяти, сумматор 6, третий ре.."истр 7, первый счетчик 8, первый дефратор 9, элемент НЕ 10, первый

11.1 и второй 11.2 элементы И, эле- 29 мент ИЛИ 12, второй счетчик 13, вто- рой дешифратор 14, третий элемент

И 15, формирователь 16 импульсов за,писи, четвертый элемент И 17 и выход

18 устройства.

Устройство для обнаружения ошибок в кодовой последовательности реализу-. ет BY -код, использование которого для контроля чисел заключается в следующем. Исходный код разбивается íà и 3Q ! групп разрядов, каждая из которых рассматривается как остаток от деления, некоторого числа А на набор взаимно

; простых оснований Р,Р,...,Р„. Таким образом, исходный код, например двоич- ное число А, представляется в виде усЛОВНОГО ЧИСЛа А =С 19и(9...9 „-И УСловно считается числом в системе остаточных классов в котором d . — оста9 / ток от деления условного числа А, gp двоичный код которого соответствует исходному числу А,,на набор условных оснований Р (i=1,2...,,п), а величина условных оснований выбирается так, чтобы выполнялось условие P, > 2 где S — разрядность i-й группы.

Для обнаружения ошибок в таком числе А необходимо ввести избыточность,. .используя остаток a +< = al от деле- 50 ния числа А на дополнительное основание — контрольный модуль q. Вычис-, ление этого остатка может быть осуществлено по известнь1м в остаточных классах правилам. 55

Hs теории остаточных классов известно, что при условии

Ч Ри 9 и

ПР =Р.

1в1

Неискаженные числа А1 удовлетворяют условию

А (Р, или

t — o! m 1

q и!

;.1 P. где - — пороговая константа;

q () — вычисление целой части соответствующего выражения; ш. — вес i-ro ортогонального бази1 са, определяемый так, что

1 P.п ш ° R

К P 1 P.

1 1

Это условие позволяет организовать контроль информации с определением факта наличия либо отсутствия ошибок.

Im

Величины -1-- вычисляются заранее

Р и записаны соответствующим образом в блок 5 памяти. Счетчик 8 .имеет разрядность m=llog<(S+r)5 и .считает количество синхроимпульсов. Счетчик 13 считает количество групп и имеет раз =

Рядность31 = 1og N Ь9 где Ng - число груйп.

Устройство работает следующим обрезом.

На информационный вход 1 подается информация в последовательном коде.

Она синхронизирована с поступающими на вход 2 синхроимпулъсами. Информация записывается в младший разряд сдвигового регистра 3 и сдвигается в его старшие разряды с приходом каждого очередного бита информации. В это же время счетчик 8 считает синхроимгде P — наибольшее условное основаи ние из них совокупности, возможно обнаружение ошибок любой кратности в одном из основных 19(..числа А" с вероят1 ностью, равной единице, Представление кода А совместно с контрольным признаком J в виде условного слова в системе остаточных классов (код условных вычетов),позволяет использовать для обнаружения ошибок тот факт9 что любое искажение условного кода по одному из условных оснований Р. переводит условное число

А из диапазона (О,P) в диапазон (Р, P. ) где

5 15699 пульсы и выдает результат в двоичной форме на вход дешифратора 9. С приходом первого синхроимпульса с первого выхода дешифратора 9 выдается команда на считывание из блока 5 памяти информации, находящейся по адресу, который определяет состояния регистров

4. 1 и 4.2 и счетчика 13, с второго— команда записи информации в регистр

7 с выхода сумматора 6, причем формирователь 16 импульсов записи обеспечивает такую длительность сигнала записи в регистр 7,при которой не происходит многократное суммирование и запись его результатов в регистр 7, с третьего — команда установки в нуль регистра 4.2 и разрешение на считывание информации о результатах контроля информации в предыдущем такте со 20 знакового (старшего) разряда регистра

7, которая подается на один из входов элемента И 17.

На выходе элемента И 17, т.е. на выходе 18 устройства, присутствует

"О", так как в тот момент в знаковом разряде регистра 7 записан "О". Описан такт работы устройства при приеме первой группы. Сама группа в это время накапливается в сдвиговом регистре 3. С приходом S-го синхроимпульса сигнал с S-го выхода дешифратора 9 поступает на вход элемента И

15. Так как дешифратор 14 находится в нулевом состоянии (сигнал на его первом выходе)» то на элементе И 15 вырабатывается сигнал установки в "О" регистра 7. Кроме того с S-ro выхода дешифратора 9 на элемент ИЛИ 12 пода ется единичный сигнал. На второй вход это-4 го элемента воздействует единичный сиг0 нал, поступающий с элемента НЕ 1О, так как на его вход с выхода дешифратора 14 подается "О" (в сдвигоном регистре накапливается последняя груп- 45 па). При совпадении двух единиц на входах элемента И 1 1.2 Hà его выходе появляется "1", которая, проходя через элемент ИЛИ 12, сбрасывает в "О" счетчик 8, увеличивает показания счет- 5О чика 13, разрешает запись битов первой группы из сдвигового регистра 3. в регистр 4.1. При этом формируется адрес выборки для блока 5 памяти из номера, группы в двоичном коде, кодоI

55 вой комбинации группы в регистре 4.1 и нулей в регистре,4.2, подается запрет считывания знакового разряда регистра 7 на элеыент И 17.

Далее в сдвиговом регистре 3 начинает формироваться вторая группа. С приходом первого бита второй группы с первого выхода дешифратора 9 по сформированному адресу выбирается ин-. формация из блока 5 памяти. Эта информация подается на вход первого слагаемого сумматора 6 и складывается с . числом, находящимся на входе второго слагаемого этого сумматора 6, которое записано в регистре 7. Полученная сум- ма записывается в регистр 7 по един;.-ному сигналу с третьего выхода дешифратора 9, в которое он устанавлиаз=ся с приходом третьего синхроимпульса.

В этом такте считывание знакового разряда и обнуления регистра 7 не произ" воцится. Далее с приходом остальных групп все операции повторяются. В первом рабочем такте из блока 5 памяти выбирается число ш 1 ( р q где о(— остаток по первому основанию,1 представленный в двоичной форме и передаваемой по каналам связи, в остальных тактах из блока 5 памяти выбирается (. Л р °

При обработке последней группы на последнем выходе дешифратора 14 устанавливается единица. Теперь на входе элемента И 11.2 устанавливается нуль, полученный с выхода элемента НЕ 10, а на выходе элемента И 11.1 устанавливается "1". С приходом,Я+г-го синхроимпульса на входе элемента 11.1 появляется.еще одна "1". В результате на выходе этого элемента появляется "1", которая paspemaeT запись информации, регистр 4.2 обнуляет счетчик 13,и, проходя через элемент ИЛИ

12, разрешает запись в регистр 4.1 остальной части остатка по контрольному основанию и обнуляет счетчик 8. Тогда на адресном входе блока 5 памяти формируется адрес S+r битов остатка по контрольному основанию и номер группы.

После этого начинает приниматься следующий блок данных. С приходом первого бита этого блока по сформирован1п ному адресу выбирается †-, второр Э го — суммирование в сумматоре, третье-. го — обнуления регистра 4.2, считыва

1569996

Составитель А, Клюев

Техред M. Дндык Корректор О. Кравцова

Редактор N. Бланар

Заказ 1458 Тираж 662 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 ние информации со знакового разряда регистра 7, S-го — обнуление регистра

7. Устройство готово к обработке ново- г блока данных. Появление на выходе

1 "1" свидетельствует о наличии ошибки в обработанном блоке данных. ( ( (Ф ормулаизобретения

Устройство для обнаружения ошибок в кодовой последовательности, содерж щее первый, второй и третий регистр, блок памяти, сумматор, первый н в орой счетчики, первый и второй дефраторы, элемент ЧЕ, первый и втор и элементы И и элемент ИЛИ, причем т ктовый вход устройства соединен со с етным входом первого счетчика, вых д которого соединен с входом перво в 20 г дешифратора, выход блока памяти с единен с входом первого слагаемого с матора, выход которого соединен с информационным входом третьего регистра, выходы разрядов которого соедине- 25

Ны с входами разрядов второго слагаеМого сумматора, выходы разрядов второго счетчика соединены с входами разрядов второго дешифратора, выход

Первого элемента И соединен с первым ходом элемента ИЛИ, выход элемента

Е соединен с первым входом второго лемента И, о т л и ч а ю щ е е с я ем, что, с целью сокращения аппараТурных затрат, оно содержит сдвиговый регистр, третий и четвертый элементы И, формирователь импульсов за,писи, причем информационный и тактовый входы устройства соединены соот; ветственно с входом младшего разряда н с входом разрешения сдвига сдвигового регистра, выходы с первого по

S-й разрядов (S — максимальное количество двоичных разрядов, необходимое для представления остатка по рабочему 4 основанию) и выходы с (8+1)-го по (S+r)-й (S+r — количество двоичных разрядов, необходимое для представления остатка по контрольному основанию) разрядов которого соединены соответственно с входами разрядов информационных входов первого и второго регистров, выходы разрядов которых и выходы разрядов второго счетчика соединены соответственно с входами разрядов адресного входа блока памяти, вход разрешения считывания которого соединен с первым выходом первого дешифратора, второй выход которого через формирователь импульсов записи соединен с входом разрешения записи третьего регистра, вход установки в

"0" которого соединен с выходом третьего элемента И, первый вход которого соединен с первым выходом второго дешифратора и с первым входом четвертого элемента И, выход которого является выходом устройства, третий выход первого дешифратора соединен с входом установки в "0" второго регистра и с вторым входом четвертого элемента И, третий вход которого соединен с выходом старшего разряда третьего регистра, S-й выход первого дешифратора соединен с вторым входом третьего элемента И и с вторым входом второго элемента И, выход которого соединен с втрвторым входом элемента ИЛИ, выход которого соединен с входом разрешения записи первого регистра, со счетным входом второго счетчика и с входом установки в "0" первого счетчика, (S+

+r)-й выход первого дешифратора соединен с первым входом первого элемента И, выход которого соединен с входом установки в "0" второго счетчика и с входом разрешения записи второго регистра,.последний выход второго деялфратора соединен с BTopbM входом первого элемента И и с входом элемента НЕ.