Преобразователь чисел из кода системы счисления в остаточных классах в двоичный код
Изобретение относится к вычислительной технике и может быть использовано при разработке быстродействующих устройств преобразования чисел в современных цифровых вычислительных машинах. Цель изобретения - сокращение аппаратурных затрат. Преобразователь содержит выход 1 преобразователя, регистр 2, мультиплексор 3, вычитатель 4 по совокупности модулей, мультиплексор 5, счетчик 6, блок 7 памяти, накапливающий сумматор 8, информационный вход 9 преобразователя, вход 10 начальной установки преобразователя, тактовые входы 11-13 преобразователя. 1 табл., 2 ил.
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИК (19) (И) (51)5 Н 03 М 7/18
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ
43
1(1@щ вюЩ
ГОСУДАРСТВЕННЫЙ НОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ
ПРИ ГКНТ СССР (21) 4404695/24-24 (22) 04.04.88 (46) 07.02.90. Бюл. № 5 (71) Дагестанский политехнический институт (72) LI.-М.А.Исмаилов и Э.Х.Хаспулатов (53) 681.3(088.8) (56) Авторское свидетельство СССР № 525946, кл. Н 03 M 7/18, 1974.
Авторское свидетельство СССР №- 1388996, кл. Н 03 M 7/18,20.06.86 ° (54) ПРЕОБРАЗОВАТЕЛЬ ЧИСЕЛ ИЗ КОДА
СИСТЕМЫ СЧИСЛЕНИЯ В ОСТАТОЧНЫХ КЛАССАХ В ДВОИЧНЫЙ КОД (57) Изобретение относится к вычислительной технике и может быть использовано при разработке быстродействующих устройств преобразования чисел в современных цифровых вычислительных машинах. Цель изобретения — сокращение аппаратурных затрат. Преобразователь содержит выход 1 преобразователя, регистр 2, мультиплексор 3, вычитатель 4,по совокупности модулей, мультиплексор 5, счетчик 6, блок 7 памяти, накапливающий сумматор 8, информационный вход 9 преобразователя, вход 10 начальной установки преобразователя, тактовые входы 11 -13 преобразователя. 2 ил., 1 табл.
1541! 83
Изобретение относится к вычислительной, технике и может быть использована в цифровых машинах, функционирующих в системе счисления В остаточных классах,.
Целью изобретения является сокращение аппаратуриых затрат
На фиг.l представлена схема преобразователя чисел из кода системы счисления в остаточных классах в двоичный код; на фиг.2 = временная диаграмма поступления ямпульссв HB вход начальной установки и тактовые входы преобразователя. 1 4
Преобразователь (фиг,.1) содержит ,ввод l преобразователя,. регистр 2, первый муль типлек СО р 3 Bbp3 ит атель 4 па совокупности модулей, второй, .мультиплексор 5, счетчик 6, блок 7 2О памяти9 накапливающий сумматОр 89 ин формационный вход 9 преобразователя, вход lO начальной установки преобразователя, с первого.по третий тактоВые Входы 11-13 преобразователя. T Q Q
В таблице приведен пример кодировки ПЗУ блока 7 памяти для модулей
Р1=2, Р2=3, Р3=5, Р4=7, где обозначены первый DA и Второй ОВ адресные вхоДы., пеРвый О и ВтоРой Яэ выхоДы ЗО блока 7 памяти.
Для произвольного набора модулей кодировка ПЗУ блока 7 памяти осуществляется согла" íà формуле разложеноя числа по весовйм коэффициентам
35 полиадическои с,стемы
Преобразователь работает следую-. щим образок.
Преобразование числа разбивается О на и циклов, где и — число модулей
COK. В первом цикле обнуляется содержимОО счетчика 6 H накаплиВающегО сумматора 8, Сигнал Оl устанавливается равным "1", в последующих циклах
C1--O. Конец циклов соответствует
Фронту С2, по котором-;, происходит запись числа с выхода Вычитателя 4 в регистр 2, и содержимое счетчика
6 увеличивается на "l", причем оно равнО х.lр- г де х номер циклае Ча а вход DA блока 7 подается число с выхода счетчика 6, на вход
Э — остаток модуля Р„:. После фронта С2 через время,, достаточное для последовательной записи в регистр
2, передачи информации через мультиплексоры 3 и 5, Выборки из блока 7,. следует фронт СЗ, по которому вычи- татель 4 выполняет действие о .
eI, — P . Накапливающий сумматор
8 йрнбавляет к числу, которое содержит числа с выхода Q блока 7, Через время работы накапливающего сумматора 8 (значительно большее, чем время срабатывания вычитателя 4); цикл заканчивается.
Ф о р м у л а изобретения
Преобразователь чисел из кода системы счисления В остаточных классах в двоичный код, содержащий регистр, вычитатель по совокупности модулей, счетчик, блок памяти и накапливающий сумматор, причем выход накапливающего сумматора является выходом преобразователя, вход начальной установки которого соединен с входами адреса накапливающего сумматора и счетчика, выход которого соединен с первым ад-: ресным входом блока памяти, первый тактовый Вход преобразователя соединен со счетным входом счетчика и с вхоцом разрешения записи регистра, О Т Л И ч B ю щ и и С я Темр чТО1 с целью сокращения аппаратурных затрат, он содержит первый и второй мультиплексоры, причем информационный вход преобразователя соединен с первым информационным входом первого мультиплексора, выходы группы которого соединены с соответствующими информационными входами группы второго мультиплексора и с соответствуюшими входами уменьшаемого группы вычитатеЛЯ ПО СОВОКУПНОСТИ МОДуЛЕй ВЫХОДЫ группы которого соединены с соответствующими информационными входами группы регистра, выход которого ссединен с вторым информационным входом первого мультиплексора, выход второго мультиплексора соединен с вторым адресным входом блока памяти, первый и второй выходы которого соединены соответственно с входами вычитаемого группы вычитателя по совокупности модулей и с входом.слагаемого накапливающего сумматора, выход счетчика соединен с управляющим входом второго мультиплексора„ второй тактовый вход преобразователя соединен с управляющим входом первого мультиплексора, третий тактовый вход преобразователя соединен с входом разрешения вычитателя по совокупности модулей и с тактовым входом накаплквающего сумматора, 1541783
DA
Составитель А.Клюев
Техред И,Ходанич Корректор Т.Малец
Редактор N.Áäàíàð, Заказ 290 Тираж б57 Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГЕНТ СССР !
13035, Москва, Ж-35, Раупжкая наб., д. 4/5
Ироизводственно-издательский комбинат "Патент", г. Укгород, ул. Гагарина, !О!
ОО 000 0
00 001 I
01 000 О о! Оо! о
О) 010 О
10 000 О
10 001 О
10 0)0 О
I 0 011 О
10 100 О
11 000 О
11 001 О
11 010 0
1) 011 О
11 100 О
11 101 О
))о о
00 000
0l 001
00 000
01 100
10 010
00 . 000
00 001
00 010
00 Oll
00 )00
00 000
00 000
00 000
00 000
00 000
00 000
ОО 000
001
Il0
101
011
001
O)l
101
110
00 00
00 00
00 00
00 00
00 00
00 00
00 00
ОО 00
00 О!
00 01
00 00
01 11
ОО .01
10 01
00 11
10 ll
OI 01
00 00
00 Ol
00 00
0) 00
00 10
00 00
Ol 10
I I 00
00 10
l 0 00
00 00
I О 00
l l 10
О) 10
Il 00
01 00
10 IO
