Преобразователь позиционного кода в код системы остаточных классов

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении устройств сопряжения специализированных ЦВМ, при реализации цифровых процессоров обработки сигналов. Цель изобретения - расширение функциональных возможностей за счет преобразования и одновременного суммирования произвольного набора чисел, представленных в позиционном коде. Преобразователь содержит первый и второй блоки 3 и 2 вычисления частичных вычетов, блок 4 суммирования по модулю с соответствующими связями. 2 ил.

СОЮЗ СОВЫ СНИХ социмистичесних

РЕСПУБЛИК

Я0,„,15576 2 (51) 5 Й 03 M 7/18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABTGPCHQMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОбРЕТЕНИЯМ И OTHPblTHRM пРи гкнт оса (21) 4450764/24-24 ((22) 27.06.88 (46) 15,04.90. Бюл. № 14 (72) В,А.Краснобаев, О.А.Финько и Н,И,Швецов (53) 681.3(088.8) (56) Авторское свидетельство СССР

¹ 1267625, кл, Н 03 М 7/18, 1985.

Авторское свидетельство СССР ,¹ 902013, кл. Н 03 И 7/18, 1980. (54) ПРЕОБРАЗОВАТЕЛЬ ПОЗИЦИОННОГО КОДА В КОД СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ (57) Изобретение относится к автома2 тике и вычислительной технике и может быть использовано при построении устройств сопряжения специализированных ЦВИ, при реализации цифровых процессоров обработки сигналов. Цель изобретения — расширение функциональных воэможностей за счет преобразования и одновременного суммирования произвольного набора чисел, представленных в позиционном коде. Преобразователь содержит первый и второй блоки 3 и 2 вычисления частичных вычетов, блок 4 суммирования по модулю с соответствующими связями. 2 ил.

1557682

Изобретение относится к области вычислительной техники и может быть использовано для высокопроизводительного преобразования кода и частичного 5 выполнения. арифметических операций в цифровых вычислениях, использующих систему остаточных классов (СОК), в других цифровых устройствах.

Целью изобретения является расширение функциональных возможностей за счет преобразования н одновременного суммирования произвольного набора чисел, представленных в позиционном коде. 15

1Ia фиг.l представлена схема преобраэоватеяя позиционного кода в код системы остаточных классов; на фиг. 2— схема блока вычисления частйчных вычетов. 20

Преобразователь (фиг. 1) содержит группу входов I,l-l.п преобразователя, второй и первый блоки 2 и 3 вычисления частичных. вычетов соответственно, блок 4 суммирования по модулю, 25 выход 5 преобразователя, Блок 2(3) вычисления частичных вычетов (фиг.2) содержит группу выходов 6.1-6,k (m) блока вычисления частичных вычетов, группу сумматоров 30

7.1-7.k (m), группу умножителей

8.1-8.k (ш) на константу по модулю, группу входов 9.1-.9.n (k) блока вычисления частичных вычетов, причем входы разрядов входов 9.1-9.n (k) группы блока вычисления, частичных вычетов соединены с входами слагаемых соответствующих сумматоров 7. 1-7,k (m) группы, выходы которых соединены с входами соответствующих умножителей

8.1-8 k (ш) на константу по модулю группы, выходы которых являются соответствующими выходами 6. 1-6.k (m) группы блока вычисления частичных вычетов.

»

В = г

В2= (2) (3) При этом

Ill 4

0 а K lpga;ЕВ1 ,и и

45 g = 7 N;(mod р)., ф„ Г», На третьем шаге получаем искомый

- остатяк

41= 11 1 . (5)

Преобразователь (фиг, 1) работает следующим образом, В начале цикла преобразования на входы 1.1...1.п заносятся значения чисел Н,,Я2...,,Ни, представленных в позиционном коде согласно выражению ()). На выходах блока 2 вычисления частичных вычетов образуются частичные вычеты t В согласно выраЗапишем разованию, 1 = аи Vl+ а 2 V2+ ° ° ° + a(4 V4 а,2., " ° а2 м ч4

1 1и= аи, где а;>

V1

k 7, р ° числа,:подлежащие преобв следующем виде . ч, + а и 2 ч2+,... + а и 1, 4 4 е 1,01».

1 и;

1,k;

"веса" позиционного кода;

Задача преобразования состоит в нахождении. остатка ф

KN;

1-1 процесс получения которого представим тремя шагами, На первом шаге получаем остатки: и

1А, у,1, где А,= g а1, 3»$

1А2у21Р, где А = а;2 и

В,= 1А,у4ф, где А,= а;4

1»т

При этом

h h

0 .а X. S; < K N; (1 1 11 1

4 и

X B . = X N, (mod р).

Учитывая, что полученные остатки

В могут быть представлены в позиJ ционном коде:

В ц М ° ° ° В 1п шю

2и1 1и g =. В4, 6+ ° ° ° ° + В4и в1 где В91 е 1э0;е

I,m"

m =)1о8, . р-1, на втором шаге получаем 4

; =1В,у(р, где В,= Е.-В>1 4

1 В2 2 Р где В2

2 2Р

)-1

k, у =1В ), где „,= - 1в

9 8 2 Д юГ п) Составитель А. Клюев

Техред А.Кравчук Корректор З,. !ончакова

Редактор О.Спесивых

Тираж 657

Подписное

Заказ 724

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

1!3035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина, 101

5 !5576 жению (2). Далее количество полученных вычетов уменьшается с помощью блока 3, на выходе которого образуют-ся частичные вычеты (

5 выражению (4), Окончательный результат o(формируется с помощью блока 4 суммирования согласно выражению (5).

Блок 2 вычисления частичных вычетов работает следующим образом. Значения разрядов чисел !Н.j представленных в форме (1),поступают на входы слагаемых сумматоров 7.1-7.k, образуя значения fA>j, представленные количеством "едйниц" двоичного кода, С помощью сумматоров 7,)...7.k количество "единиц" преобразуется в двоичный код чисел tA ) согласно выражеl ний (3). Умножители 8.1...8.1с выполняют операцию умножения по модулю р 20 согласно выражений (2). Полученные коды частичных вычетов В поступают в выходы 6,1, 6 ° 2...6,k блока.

Работа блока 3 вычисления час ичных вычетов аналогична работе блока 25

2, Сумматоры 7,1,...,7.m и умножители

8,1...8.m функционируют согласно выражений (4).

Таким образом, предложенное устройство позволяет за один такт рабо- 30

82

6 ты преобразовывать и чисел, представленных позиционным кодом в код COK и обеспечить их суммирование по модулю б

Формула изобретения

Гэеобразователь позиционного кода в код системы остаточных классов, содержащий первый блок вычисления частичных вычетов и блок суммирования по модулю, причем группа выходов первого блока вычисления частичных вычетов соединена с группой входов слагаемых блока суммирования по модулю, вы: од которого является выхбдом преобразователя, о т л и ч а ю щ н йс я тем, что, с целью расширения функциональных возможностей за счет преобразования и одновременного суммирования произвольного набора чисел, представленных в позиционном коде, он содержит второй блок вычисления частичных вычетов, причем группа входов преобразователя соединена с группой входов второго блока вычисления частичных вычетов, группа выходов которого соединена с группой входов первого бл ка вычисления частичных вычетов,