Вычислительный элемент сеточного процессора для решения задач теории переноса

 

Изобретение относится к вычислительной технике, в частности к аналоговым сеточным процессорам, и предназначено для решения задач теории переноса. Цель изобретения - повышение точности решения задач теории переноса и расширение класса решаемых задач. Для достижения поставленной цели вычислительный элемент сеточного процессора содержит три накопительных конденсатора, два управляемых резистора, повторитель напряжения и группу из пятнадцати ключей, посредством которых в определенной последовательности производится подключение накопительных конденсаторов через управляемые резисторы к узловым точкам сеточного процессора. В результате одновременного интегрирования моделируемых функций и устранения неоперационных циклов повышается точность решения, а при помощи управляемых резисторов осуществляется моделирование задач сопряженного энергопереноса. 4 ил.

„.Я0„„1580406

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (sa)s С 06 С 7/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (2 1 ) 44289 1 0/2 4-24 (22) 23.05.88 (46) 23.07. 90. Бюл. № 27 (71) Томский политехнический институт им. С.М. Кирова (72) А.Ф.Лавренюк (53) 681.333 (088.8) (56) Авторское свидетельство СССР № 1167626, кл. G 06 G 7/46, 1984.

Авторское свидетельство СССР № 14!0069, кл. G 06 G 7/46, 1986. (54) ВЫЧИСЛИТЕЛЬНЫЙ ЭЛЕМЕНТ СЕТОЧНОГО

ПРОЦЕССОРА ДЛЯ РЕНЕНИЯ ЗАДАЧ ТЕОРИИ

ПЕРЕНОСА (57) Изобретение относится к вычислительной технике, в частности к аналоговым сеточным процессорам, и предназначено для решения задач теории переноса. Цель изобретения — повышеИзобретение относится к вычислительной технике, в частности к аналоговым сеточным процессорам, и предназначено для решения задач теории переноса, описываемых дифференциальными уравнениями в частных производных.

Целью изобретения является повышение точности решения задач теории переноса и расширение класса решаемых задач.

На фиг. 1 изображена функциональная схема вычислительного элемента; на фиг.2 — фрагмент сеточного процессора, выполненного на основе предложенных элементов; на фиг.3 — временные диаграммы тактирующих сигналов;на фиг.4— ние точности решения задач теории переноса и расширение класса решаемых задач. Для достижения поставленной цели вычислительный элемент сеточного процессора содержит три накопительных конденсатора, два управляемых резистора, повторитель напряжения и группу из пятнадцати ключей, посредством которых в определенной последовательности производится подключение накопительных конденсаторов через управляемые резисторы к узловым точкам сеточного процессора. В результате одновременного интегрирования моделируемых функций и устранения неоперационных циклов повышается точность решения, а при помощи управляемьы резисторов осуществляется моделирование задач сопряженного энергопереноса. 4 ил.

QG таблица соответствия входных управля- юр ющих сигналов режимам работы элемента. р

Вычислительный элемент содержит > р первый 1, второй 2, третий 3, четвертый 4, пятый 5, шестой 6, десятый 7, одиннадцатый 8, двенадцатый 9, седь-мой 10, восьмой 11, девятый 12, тринадцатый !3, четырнадцатый 14 и пятнадцатый 15 ключи, первьп 16.1, второй 16.2 и третий 16 ° 3 накопительные конденсаторы, повторитель 17 напряжения, первый 18 и второй 19 управляемые резисторы, первый 20, третий 21, второй 22 и четвертый 23 выходы элемента, первьп; 24:,. и второй 25 информационные входы элемента, первый 26, .06 4 где К и,К+ — произвольно выбираемь!е параметры.

При этом для случая сопряженного энергопереноса, когда одновременно моделируются оба вида теплопереноса— изотропный и анизотропный, справедливы уравнения (5) Че),-) 0f (2) где !!, . — дискретная узловая модели1 ) руемая функция;, 35

К . и К, — коэффициенты, учитывающие г составляющие вектора направления переноса на осях и j

Дх и ду — шаги. конечно-разностной

40 аппроксимации.

Распределение моделирующих потенциалов U a узле ij сеточного про) цессора описывается следующим образом:

8V.

20 — — + С P.(U. -Ч. )+С f (V .—

1) j !

6 c) t f i !!! f-!, 16 j

-Vij, ) =0 (3) где f =. 1/Т вЂ” частота коммутации накопительных конденсато- 50 ров 16.1-16.3 (Т вЂ” период коммутации) .

Сравнивая уравнения (2) и {3) и пблагая, что q=m

Cöf Kã /(dxK" k"); Cf f =Kг/«УК R");

3 15802 второй 27, третий 28, четвертый 29, седьмой 30, шестой 31, пятый 32, десятый 33, одиннадцатый 34, девятый .35 и восьмой 36 тактирующие входы элемента. 5

Ключи 1 — 15 в нормальном положении разомкнуты, эти ключи электронные (ключи с аналоговым либо цифровым управлением) или оптроны, повторитель напряжения выполнен на операционном усилителе, управляемые резисторы— кодоуправляемые, электронные оптоэлектронные.

Сеточный процессор, набранный из вЬ|числительных элементов, позволяет решать задачи теории перекоса, описываемые дифференциальными уравнениями в частных производных:

3($ Я (К,— =К,2 — — =0, (1) 20 ! Jt г„.,ахи где с — моделируемая функция;

it и х — временная и пространственная !! координаты;

n — индекс мерности моделируемо- ц5 го пространства.

Для решения на сеточном процессоре уравнение (1) преобразуется в систему конечно-разностных уравнений, например, для двухмерного пространства %, Кг

K — - + (Ц..— P. ) + — 1 (о

3t х !! !! j ду д !!!

К вЂ” =К вЂ” --К (-q) ° ! gt 33x2 s 1

3cf gq

K — = K (y-ff) - !— фр 2д где !!! и !!! — моделируемые функции на сеточном процессоре, моделирующем изотропный перенос, и на сеточном процессоре, моделирующем анизотропный перенос;

К и К вЂ” аккумулирующие свойства

Ф моделируемых субстанций;

К и К вЂ” коэффициенты соответст2 5 венно анизотропного и изотропного переносов;

К вЂ” коэффициент взаимосвязи моделируемых функций.

Записывая по аналогии с (2) уравнения (5) в конечно-разностном виде и сравнивая их с уравнениями распределения моделирующих потенциалов в узловых точках сеточного процессора, получают условия моделирования, которые для параметров вычислительного элемента для моделирования анизотропного переноса подобны (4) и дополняется условием R,, = K "R /K < для про-! водимости управляемых резисторов 18 и 19.

В соответствии с условиями решаемой задачи и условиями подобия (4) осуществляется набор схемы сеточного процессора из межузловых элементов.

Элемент работает следующим образом.

Рассмотрим узловой элемент, вктпоченный выходом 20 в узловую точку сеточного процессора i-1, j а выходом

21 ; в узловую точку i j Вход 24 подключен к выходу 23 соседнего узло вого элемента, включенного выходом 21 в узловую точку i-1, j а вход 25 подключен к выходу 22 другого соседнего элемента, включенного выходом 20 в узловую точку

Межузловой элемент. выполняет следующие вычислительные операции: производит интегрирование в первом узле (выход 20), интегрирование во втором узле (выход 21), причем начальными условиями для интегрирования в узле (выход 21) является результат такой

1580406 операции в узле (выход 20), а начальными условиями для интегрирования в узле (выход 20) является результат интегрирования в узле (выход 21) межузлового элемента, включенного в соседнюю узловую точку сеточного процессора.

При моделировании переноса в направлении оси i, т.е. из точки i-l в точку i к входам 26 - 30 поступают прямоугольные импульсы (временные диаграммы на фиг,3, первые три цикла) и на вход 34 поступает сигнал, замыкающий ключ 14 и подключающий вход

24 к выходу 23 другого межузлового элемента, включенного в узловые точки i-2, i-1.

При моделировании переноса в обратном направлении в сторону уменьшения номеров узловых точек управляющий сигнал поступает на вход 35 (ключ

15), вход 25 соединен с выходом 22 в соседнем узле, и вход повторителя

17 нап„яжения оказывается подключенным к узлу с большим номером узловой точки.

Если по моделируемой оси нет переноса, то на управляющие вход 35 ключа 15 и вход 36 ключа 14 управляющие сигналы не поступают, ключи 14 и 15 разомкнуты, и накопительные конденсаторы не осуществляют перенос электрического заряда, имитирующего межузловой теплоперенос, Режимы работы накопительных конденсаторов 16.1-16.3 в зависимости от задаваемых управляющих сигналов приведены в таблице (фиг.4).

В первый период времени на вход

26 поступает прямоугольный импульс, длительность которого определяется условиями решаемой задачи (4t=zx/К ), на вход 36 поступает сигнал, длительность которого определяется условием однонаправленного переноса, на входы

29 и 30 последовательно поступают прямоугольные импульсы, длительность которых gt u Zt (at=at + t ) определяется техническими характеристиками применяемых электрических элементов.

При этом ключи 1, 5, 9 и 14 замкнуты в течение всего периода времени, ключ

12 замкнут в первую половину периода, а ключ 13 — во вторую половину периода. Накопительный конденсатор 16.1 подключен через управляемый резистор

18 или ключ 10 (в зависимости от моделируемой задачи внешнего либо внутреннего переноса) к первому выходу 20, включенному в узловую точку 1-1 сеточного процессора, и выполняет опе5 рацию интегрирования в узле i- < рабочий режим — i-1 (PP < ) . Накопительный конденсатор 16.2 подключен через управляемый резистор 19 или ключ 11 к второму выходу 21, включенному в узловую точку i и выполняет

oneрацию интегрирования в узле режим "РР;". Накопительный конденсатор 16.3 при замкнутом ключе 12 подключен к шине нулевого потенциала—

"Сброс" (СБ), а при замкнутом ключе

13 подключен через ключ 14 и повторитель 17 напряжения к выходу 23 другого межузлового элемента, включенного в узловые точки i-2, i-l, производится операция Слежение эа изменением потенциала в узле i-1 этого межузлового элемента, в результате этой операции осуществляется запись (ЗП,) на конденсатор 16.3 заряда, пройор25 ционального величине потенциала на выходе 23 (фиг.4).

Во второй период времени замкнуты ключи 2, 6, 7 и 14, ключ 12 замкнут в первую половину периода, ключ 13—

3р во вторую половину. Накопительный конденсатор 16.1 выполняет операцию интегрирова ьня теперь уже,в узле рабочий режим "PP,", конденсатор l6.2 в первый период времени g t, работает

35 в ре е "Сброс". а затем переводится в режим "Запись" "ЗП;,", накопительный конденсатор 16.3 выполняет операцию интегрирования в узле i-1 — рабочий режим (РР1,)..

40 В третий период времени замкнуты ключи 3, 4, 8 и 14, ключ 12 замкнут в первую половину периода, ключ 13— во вторую половину, накопительный конденсатор 16.1 переводится в режим

45 Сброс, затем Запись (ЗП;,), накопительный конденсатор 16.2 — в рабочий режим "PP;," конденсатор 16.3 в режим "РР; ".

Если моделируется перенос в том же направлении, то порядок поступления управляющих сигналов на управляющие входы сохраняется, если направление переноса изменяется, то происходят изменения и в порядке поступления управляющих сигналов. Так, например, при моделировании переноса иэ узловой точки i в i-1 порядок поступления управляющих сигналов приведен на временной .диаграмме (фиг.3) 1530406 для 4 — б периодов времени, на фиг.й показана соответствующая последовательность режимов работы накопительных конденсаторов. Первым рабочим режимом теперь является интегрирова5 ние в узле i а затем в узле i-1, с последующей перезаписью моделируемых переменных.

Вычислительный элемент моделирует межузловой перенос по любой из моде. лируемых осей переноса, это могут быть.и диагональные в плоскости оси, и перпендикулярные в плоскости оси, направление осей определяется конфи15 гурацией моделируемого пространства и условиями решения задачи. Формула из обретения

Вычислительный элемент сеточного процессора для решения задач теории переноса, содержащий два накопитель:ных конденсатора и группу из двенадцати ключей, первый вывод первого 25 накопительного конденсатора соединен с первыми выводами первого, второго и третьего .ключей, первый вывод второго накопительного конденсатора соединен с первыми выводами четвертого, пятого и шестого ключей, при этом вторые выводы обоих накопительных конденсаторов подключены к шине нулевого потенциала, первый вывод седьмого ключа является первым выходом эле" мента,а второй вывод этого ключа соединен с вторыми выводами первого и четвертого ключей и является вторым выходом элемента, первый вывод восьмого ключа является етьим выхо- 40 дом элемента, второй вывод девятого ключа подсоединен к шине нулевого потенциала, управляющие входЫ первого и.пятого ключей подключены к первому тактирующему входу элемента, управля- 4 ющие входы второго и шестого ключей подключены к второму тактирующему входу элемента, управляющие входы третьего и четвертого ключей соединены с третьим тактирующим входом элемента, управляющий вход девятого ключа.подключен к четвертому тактирующему входу элемента, управляющие входы седьмого и восьмого ключей являют-. ся соответственно пятый и шестым тактирующими входами элемента, о т— л и ч а ю щ н и с я тем, что, с целью повышения точности решения задач теории переноса и расширения класса решаемых задач, в него введены третий накопительный конденсатор, повторитель напряжения, три ключа и два управляемых резистора, причем первый вывод третьего накопительного конденсатора соединен с первыми выводами десятого, одиннадцатого и двенадцатого ключей, второй вывод третьего накопительного конденсатора соединен с шиной нулевого потенциала, второй вывод десятого ключа соединен с вторым выводом четвертого ключа, вторые выводы второго, пятого и одиннадцатого ключей соединены между собой и подключены к второму выводу восьмого ключа, который является четвертым выходом элемента, вторые выводы третьего, шестого и двенадцатого ключей и первые выводы девятого и тринадцатого ключей соединены между собой, второй вывод тринадцатого ключа подключен к выходу повторителя напряжения, вход которого соединен с первыми выводами четырнадцатого и пятнадцатого ключей, вторые выводы которых являются соответственно первым и вторым информационными входами элемента, первый вывод первого управляемого резистора подсоединен к первому выводу седьмого ключа, а второй вывод первого управляемого резистора подключен к второму выводу седьмого ключа, первый вывод второго управляемого резистора подключен к первому выводу восьмого ключа, а второй вывод второго управляемого резистора подключен к второму выводу восьмого ключа, управляющий вход тринадцатого ключа является седьмым тактирующим входом элемента, управляющие входы четырнадцатого и пятнадцатого ключей являются восьмым и девятым тактирующими входами элемента, управляющие входы первого и второго управляемых резисторов являются десятым и одиннадцатым тактирующими входами элемента, 1580406

Фиг.1

1580406

dtg1 2

Фи . 4

Составитель Н. Королев

Редактор О.Юрковецкая Техред M. Ходаннч Корректор М.Максимишинец

Заказ 2015 Тираж 560 Подписное

ВНИИПИ Государственного комитета по изобретениям и открьггиям при ГКНТ СЧСР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101