Устройство для имитации сбоев цифровых вычислительных машин

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для отладки и испытаний программ специализированных ЦВМ. Целью изобретения является расширение функциональных возможностей устройства за счет формирования заданного потока сбоев в адресных шинах ЦВМ и оценки интенсивности получаемого потока сбоев. Устройство для имитации сбоев ЦВМ содержит три блока 1, 10 и 11 элементов И, наладочный 2 и одноразрядный 4 блоки памяти, генератор 5 управляемых сбоев, два инвертора 8 и 13, два делителя 12 и 15, два генератора 9 и 16 случайных чисел, блок 14 элементов ИЛИ, мультиплексор 17, два счетчика 18 и 19 сбоев, сумматор 20. 1 ил.

СОЮЗ СОВЕТСНИХ

РЕСПУБЛИК

„.SUÄÄ 15 7510

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ASTOPCHOINV СВИДЕТЕЛЬСТВУ (6Q 1300648 (21) 4440438/24-24 .(22) 13.06.88 (46) 23.08.90. Бюл. У 31

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (72) А.В. Апександров, А.Н. Лисиченок, Н.Б. Парамонов и В.И. Федоров (53) 681.3(088.8) (56) Авторское свидетельство СССР

В 1300648, кл. С 06 F 11/00, кл. Н 03 М 13/02, 1985. (54) УСТРОЙСТВО ДЛЯ ИМИТАЦИИ СБОЕВ

ЦИФРОВЫХ ВЫЧИСЛИТЕЛЬНЫХ МАШИН (57) Изобретение относится к автоматике и вычислительной технике и может.(51)5 G 06 F 11/00, Н 03 М 13/02 быгь использовано для отладки и испытаний программ специализированных ЦВМ.

Цепью изобретения является расширение функциональных возможностей устройства за счет формирования заданного потока сбоев в адресных шинах ЦВМ и оценки интенсивности получаемого нотока сбоев. Устройство для имитации сбоев ЦВН содержит три блока 1,10 и 11 элементов И, наладочный 2 и одноразрядный 4 блоки памяти, генератор 5 управляемых сбоев, два инвертора 8 и 13, два делителя 12 и 15 два генератора

9 и 16 случайнх чисел, блок 14 элементов ИЛИ, мультиплексор 17 два счетчика 18 и 19 сбоев, сумматор 20.

1 нл.

1587510

Устройство относится к вычислительной технике и может быть использовано для отладки и испытаний программ специализированных ЦВМ, имеющих средства аппаратного контроля и программную систему защиты от сбоев 3ВМ, и является усовершенствованием устройства по авт.св. Ф 1300648.

Цель изобретения — расширение функ-10 циональных возможностей устройства за счет формирования заданного потока сбоев в адресных шинах и оценки интенсивности получаемого потока сбоев.

На чертеже представлена функциональная схема устройства.

Устройство для имитации сбоев ЦВМ содержит первый блок элементов И 1, наладочный блок 2 памяти, ЦВМ 3, одно-, разрядный блок 4 памяти, генератор 5 20 управляемых сбоев, содержащьй элемент

И-НЕ 6 и триггер 7, второй инвертор 8, первый генератор 9 случайных чисел, второй 10 и третий 11 блоки элементов И, первый делитель 12, первый инвертор 13, блок 14 элементов ИЛИ, вто;рой делитель 15, второй генератор 1б. случайных чисел, мультиплексор 17, первый 18 и второй 19 счетчики сбоев, су атор 20. вход 21 начальной уста- 30 новки и первый 22, второй 23 и суммар. ный 24 выходы числа сымитированных боев устройства.

Количества элементов И и ИЛИ в блоках и разрядность первого генератора

9 определяются разрядностью информационных слов ЦВМ 3. Разрядность информационных входов и выходов мультиплексора 17 и второго генератора 1б определяется разрядностью адресных слон

ЦВМ 3.

Делители 12 и 15 аналогичны делителю, используемому в известном устройстве, за исключением того, что разрядность и начальная установка счетчика для первого Делителя 12 и второго делителя 15 будут обуславливаться интенсивностью сбоев информационных и адресных шин соответственно, Под входом S делителя понимается вход элемента ИЛИ, а под счетным входом - вход "+1" в счетчике делителя, l" используемом в известном устройстве.

Устройство работает следующим образом, 55

Наладочный блок 2 памяти представляет собой блок памяти, используемый как память программ или констант. В процессе работы ЦВМ 3 обращается к блоку 2, при этом на адресной шине формируется код адреса ячейки блока 2, а сигнал на управляющем выходе "Считывание" определяет, в,какой момент содержимое выбранной ячейки может быть считано и передано по информационной шине в ЦВМ 3.

В процессе работы могут формироваться сбои, искажающие как адрес ячейки блока 2, так и слова, поступающие по информационным шинам в ЦВМ 3.

Моделирование сбоя заключается в формировании случайного двоичного числа вместо адреса или информационного слова„ Перед началом работы в одноразрядном блоке 4 памяти помечаются "1" те команды и константы, при обращении к которым допустимо формирование сбоя

ЦВМ. Сигналом начальной установки с входа 21 триггер 7 и делители 12 и 15 устанавливаются в исходное состояние и обнуляются.

Алгоритм работы ЦВМ при выполнении программ, обеспечивающих устойчивость к сбоям, заключается в следующем: 1. выполнение функциональных алгоритмов; 2, если обнаружен сбой, то переход к п. 3, иначе к и. 4; 3. выполнение действий, компенсирующих последствия сбоев; 4. если выполнение функциональных алгoUHTM0B завершено, то переход к п. 5, иначе к п. 1;

5,конец.

Функциональные алгоритмы и действия, компенсирующие сбои ЦВМ, зависят от области применения программы, устойчивость которой проверяется с использованием предлагаемого устройства, Делители 12 и 15 пропускают каждый

К1 и К2 импульсы сбоев и обеспечивают прореживание потока сбойных команд.

Реальная частота сбоев зависит от исполняемых в ЭВМ программ, насколько и часто они обращаются по "помеченным в одноразрядном блоке 4 памяти адре-. сам, оценка интенсивности потока сбоев в данных и адресах осуществляется путем подсчета количества сбоев за время работы устройства.

Количество сбоев за время работы устройства подсчитывается путем добавления "1" при возникновении сбоя в со-. ответствующий счетчик 18 и 19, причем подсчитываются только те сбои в информационных шинах, которые прошли на входы ЦВМ 3. Для этого вход разрешения E первого счетчика 18 подключен к выходу второго инвертора 8. ГенераФормула изобретения

Составитель Д. Ванюхин

Техред Л. Сердюкова Корректор В, Гирняк

Редактор Н. Яцола

Подписное

Тираж 569

Заказ 2421

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ С СР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101

5 15875

;. тор 5 управляемых сбоев предназначен для борьбы с зацикливанием программ

ЦВМ 3 при ее защите методом повторного счета.

Устройство для имитации сбоев цифровых вычислительных машин по авт.св.

Р 1300648, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет формирования заданного потока сбоев в адресных шинах и оценки интенсивности получаемого потока сбоев, устройство содержит делитель, второй генератор случайных чисел, мультиплексор, первый и второй счетчики сбоев и сумматор, причем к первому информационному 20 входу мультиплексора подключен выход второго генератора случайных чисел, второй информационный вход мультиплексора является адресным входом устройства, выход мультиплексора соедйнен с 25 адресными входами одноразрядного и

10 6 наладочного блоков памяти, вход начальной установки устройства соединен с входами сброса первого и второго счетчиков сбоев и установочньы входом делителя, выход которого соединен с управлякщим входом мультиплексора и счетным входом второго счетчика сбоев, информационный вход делителя соединен с выходом одноразрядного блока памяти, вход пуска второго генератора случайных чисел подключен к управляющему входу устройства, счетный вход и вход разрешения первого счетчика сбоев -соединены соответственно с выходом счетчика и выходом второго инвертора, информационные выходы первого и второго счетчиков сбоев соединены eomветственно с первым и вторым информационными входами сумматора, информационные .выходы бервого и второго счет-чиков сбоев и сумматора являются соответственно первым и вторым выходами числа сымитированных сбоев и выходом суммарного числа сымитированных сбоев.

Устройство для имитации сбоев цифровых вычислительных машин Устройство для имитации сбоев цифровых вычислительных машин Устройство для имитации сбоев цифровых вычислительных машин 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано для статистических исследований дискретных каналов связи и устройств накопления информации

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике

Изобретение относится к электросвязи

Изобретение относится к электросвязи и может использоваться для приема информации, кодированной сверточным перфорированным кодом

Изобретение относится к вычислительной технике и технике связи

Изобретение относится к вычислительной технике и может использоваться при построении систем тестового диагностирования дискретных объектов

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дуплексных синхронных микропроцессорных системах, обеспечивающих безопасность технологических процессов

Изобретение относится к вычислительной технике и связи

Изобретение относится к автоматике и вычислительной технике и может быть использовано при проектировании систем и устройств повышенной надежности

Изобретение относится к автоматике и вычислительной технике и может найти применение при разработке анализаторов заданных информационных последовательностей

Изобретение относится к электроизмерительной технике и может быть использовано для бесконтактного контроля импульсных токов при диагностике отказов и локализации места дефекта в разветвленных структурах шин устройств вычислительной техники, в том числе шин питания

Изобретение относится к вычислительной технике и может быть использовано в системах обработки информации высокой надежности

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и их элементах, использующих код условных вычетов

Изобретение относится к вычислительной технике и предназначено для управления внешними устройствами (ВУ) вычислительной системы

Изобретение относится к цифровой технике и может быть использовано для контроля правильности функционирования цифровых блоков, на выходах которых формируется периодически повторяющиеся последовательности импульсов
Наверх