Устройство для обнаружения и регистрации ошибок дискретного канала передачи и накопления информации

 

Изобретение относится к вычислительной технике и может быть использовано для статистических исследований дискретных каналов связи и устройств накопления информации . Цель изобретения - повышение достоверности регистрации ошибок. Устройство содержит блок 1 обнаружения ошибок , регистр 2 сдвига, m элементов ЗИ, m счетмиков 4, элемент ИЛИ 5. гп-1 элементов ИЛИ-НЕ б, Формирователь 7 импульсов, блок 8 промежуточной памяти, блок 9 управления , регистратор 1C, счетчик 11 с пересчетом на m счетчик 12 ошибок. 5 ил.

СС(ОЗ СОР" ТСKVIX

СОЦИАЛИС1И IEСКИХ

Р >- С! I У Б f, » 1 К (s((s Н 03 M 13/02

ГОСУДАРСТЕ(ЕННЫЙ КОМИ) ЕТ (10 ИЗОБРЕТЕНИЯМ И О1КРЬ 1ИЯМ

Г!РИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4609401/24 (22) 25.11.88 (46) 30.11.91. Бюл, N. 44 (72) И. А. Бодрееь и Д. М. Лернер (53) 681.325.63(088.8) (56) Авторское свидетельство ССС.Р

tV 862375. кл. Н 04 L 1/10, 1981.

Авторское свидетельство СССР

N. 1378757, кл. Н 03 М 13/02, 1987. (54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ Vi

РЕГИСТРАЦИИ ОШИБОК ДИСКРЕТНОГО

КАНАЛА ПЕРЕДАЧИ И НЛлОПЛЕНИЯ ИНФОРМАЦИИ

Изобретение относится к вычислительной технике и может быть использовано для статистических исследований дискретных каналов связи и устройств накопления информации.

Цель изобретения — повышение достоверности регистрации ошибок.

На фиг, 1 приведена структурная схема устройства; на фиг, 2 — функциональная схема блока обнаружения ошибок; на фиг. 3— схема блока управления; на фиг. 4 - схема счетчика на m; на фиг, 5 — схема счетчика ошибок.

Устройство для обнаружения и регистрации ошибок содержит блок 1 обнаружения ошибок, регистр 2 сдвига, m элементов

И 3, m счетчиков 4, элемент ИЛИ 5, m-1 элементов ИЛИ-НЕ б, формировательь 7 импульсов, блок 8 промежуточной памяти, блок 9 управления, регистратор 10 и счетчик

11 с пересчетом на m. счетчик 12 ошибок.

Блок обнаружения ошибок (см. фиг. 2) содержит генератор 13 тактовых импульсов, сумматоры .14 по модулю два, мажооигарный элемент 15, сумматор по модулю два 1б, Я „„1507078 А (;57) Изобретение относится к вычислительной -.ехнике и л1ожет быть использовано для статистических исследований дискретных каналов связи и устройств накопления информации. Цель изобретения — повышение достоверности регистрации ошибок. Устройство содержит блок 1 обнаружения ошибок. регистр 2 сдвига, m элементов ЗИ, m счетчиков 4, элел1ент ИЛИ 5, m-1 элементов

ИЛИ-HF б, формирователь 7 импульсов, блок 8 прол1ежуточной памяти, блок 9 управпения. регистратор 1С, счетчик 11 с пересчетом на п1, с етчик 12 ошибок. 5 ил. и регистр 17 сдвига. Блок управления (см. фиг. 3),содержит формирователи импульсов

18-21, триггеры 22, 23 и элемент задержки

24 m-Счетчиков (см. фиг. 4) содержит элемент ИЛИ 25, элемент И ?6, счетчик 27, формирователь 28 импульсов и дешифратор

29. Дешифратор 29 представляет собой набор логических элементов, на выходе которого имеется логическая единица только при наличии на входе двоичного числа, равного m, в сстальных случаях на выходе дешифратора 29 логический наблюдается нуль, Счетчик ошибок (см. фиг. 5) содержит элемент И 30 и счетчик 31. Формирователи блока 9 управления, счетчика 11 на m и формирователь 7 представляют собой ждущие мультивибраторы, Устройство работает следующим образом.

Тестовый сигнал, представляющий собой псевдослучайную последовательность импульсов, поступает на вход регистра 17 блока 1 обнаружения ошибок. Сдвиг информации в регистре 17 осуществляется с помощью импульсов тактолои li t:òoòû

I,7078 (енератора 13 гактовь)х имоу Ibc,". «, а дли)(а регистра 17 соответствуеi дли»»е rlсевдослу

„! чайной последовате(().» ости и рав» а n — 2 -1. где k = 3,...,1. Состоя»(ие регистра 17 гн(Bn;«зируется после каждого n«pep(lorn 1актового и)!пульса сумматора»ли 14 по модулю два, кг»()(«чест(«с) которых равно (п-1)/2 и котср (Е ПодКЛЮ

I1BkKop!1TBp»Io(о элемента 15, с выхода которогп результат (вступает»а вход сумматора

16 по модул»п д а одновре:!eHHo с выходн<зй1 информацией ре(истра 17, где и формируется поток о(чибок. )(;.(«че)«ло(«цескои единице cooTBCTcTI« ет оши .ка, логическом; нулю — отсутствие ошибки в данном ра-:ряде входной ин(»)оо)лац((и Поток Ошибог из блока 1 об»:)ружснч(я ошибок поступает (а регистр 2 сд 3м а, длина которого сеотве! ствует максималы(ой априорной длине пакета

Ош»)бок «(, Пакетно»1 о! i!)» кс дл !»(ы (и соответствует гос)(едователь»4пс. гь Ош !бочной информации, сгранич»-. íîé Ошибочными битами. Напри;.1ер, пагpòíoÿ ошибка для

ITI — 5 и:«еет вид:

1 1 I 1

1 О О О 1

100 1

0 1 Г

101

1 1 i) О 1

О 1 1

Пакеты о !!16ov разделен» )1ежд; собой г 3oц)ибочны)ли «н-, =г»)апа(ли инфор)лации дли)(ой»le .",e«ee заранее оговореk(,!(o»«величины ). Пр(лче»лД>гп

r«pII максимальной вел «чине m. Напри»ле р, и pk«).-- 9 информация» виде

00000rk000О11 00000000010031001000000

000000 содержит одну па!«Отную о(((ибку длины 2 и одну пакетную ошибку длины 8.

И»лпульслми тактовой частоты енератора

1 . co BTopo 0 Ul (xc p3 блОка 1 ooHBpужени„

Ош»!бок о pc!I\3BQ+11Tc«I сдвиг пото» а ошибок в регистре 2 сдвига Выходы r c."; разрядов рсгистоа 2 сдвига пост,rIBIOT на (и злемеHTOB

И 3, причем на элемент И 3.1 поступает си(— нал с выхода 1-го разряда регистра 2 сдвига, чтО CООтВЕтСтВУЕт ПРОХОЖДЕНИЮ ОД«НОЧНОй ошибк 1, на эл .мент И 3.2 поступают сигналы с выходов I-ro и 2-го разрядов регистра 2 сдвига, что соответствует про;.о.кде»;»!)г. двойныхх ошибок и т.д, На элемент И 3m пост упа»от сигналы с 1-го и m го разрядов рсистра 2 сдвига, что соответствует прохождению пакета ошибок длины m PI.!xop)!k;!e сигн,"лы на и! элем..»(тос И 3 стробированные импульсамн тактовой «(авто(ь» г. генератора 13 блока

25 -О

11:

4".)

««Ь об»«аружения Ошибок, поступают на входы с(отве. ствующи.. гз счетчиков 4, с помощью которых подсчить(оается количество одиHo4»(six -".,1, двой»(ых 4.2 и т.д. до длины ITl

1акет»ых ошибок На входы элементов

ИЛИ-НЕ 6 поступают сигналы с выходов регистпа 2 сдвига, причем на элемент ИЛИНЕ 6.1 поступают сигналы с 2-го по m-ый выход регистра? сдвига, на элемент ИЛИНЕ 6.К поступают сигналы с К» 1 по m-ь и выход pel!«cTpB 2 сдвига, » а элемент ИЛИНЕ <> m-й поступает сигнал с,"и-го выхода р гистра 2 сдвига. Сигналы с выходов элементов ИЛИ-НЕ 6 поступают на входы состое гст:ующих элементов И 3. Когда в 1,...,К разрядах регистра 2 сдвига расположится пакет ошибок длин),I К, HB выходах элементов ИЛИ НЕ G,К...„6.:-л-1 установятся r(orи(ески. единицы, а I!B выходах элементов

ИЛИ НГ 6.1,...,6.К-i установятся логические нул»л которыми будут закрыты выходы алеме>((ог«И 3.1,....3.К-1. Таким образом, в счетчиках 1 зарегистрируется только пакет ошибок длины К, и нс произойдет регистрация более коротких пакетоь ошибок, образуемых ошибочными битами пакета длины К.

11ервый бит пакета ошибок с 1-ro выхода регистра 2 сдви) 3 поступае.:(B второй вход элеменrB И 26 счетчика 11 г. пересчетом на m, где (:тробир,)ются и!.)пул» со)л тактовой частоть;. !

Оступа(о ц;)и с генератора 13 TBKTok)b(x им((; л с . в, лога 1 обнаружения ошибок на первый гход элемента И 26, с r«I,(хода которого си(нал r!ncryr(BeT на вход формирователя 28 и»лпульсов. Формирователь 28 по заднему (kipCНту ПОСтуПаЮщЕГО На НЕГО ИМПуЛЬСа фОрмиоует импульс для обнуления счетчика 27.

Обнуление происходит в момент времени, ». «гда пакет ошибок уже будет зарегистрирова(! в соответствую(цем счетчике 4. При этом си(нал логи (еского нуля с дешифратора 29

Зг».рь(вает выход элемента И лИ 25, закрывает выход элемент:. И 26 и закрывает выходы з„"к«ентов И 3 на время, достаточное для выхода из регистра 2 сдвига зарегистрированного пакета ошибок. Таким образо»л, этот пакет ошибок не фиксируется при вьг оде из регис! ра 2 сдвигo как группа более коротких пакетов Ошибок. Счетчик 27 считает импульсы гактовой частоты, поступающие на его счетный вход от генератора 13 тактовых импульсов через элем нт ИЛИ 25. Когда на выходе сче(чика 27 появится число m. сигнал с дешнфратора 29 через элемент ИЛИ 25 блок(;;ует счетный вход счетчика 27 и открывает выходи элементов И 3 и элеменTii И 26 Сигнал с выхода 1-го разряда регистра 2 сдвига поступает на вход элемента И 30 (етчика 12 ошибок, который регистрирует !

GI«1PA количество ошибочных бит. При за1567078 полнении какого-либо счетчика 4 или счетчика 12, а в случае равной длины всех счетчиков, это будет счетчик 12, сигнал переполнения этого счетчика поступает через элемент

ИЛИ 5 в блок 8 промежуточной памяти, в 5 котором записывается содержимое счетчиков 4 и счетчика 12. Сигнал с элемента ИЛИ

5 поступает также на вход ...,ормирователя 7, который формирует короткий задержанный импульс, обнуляющий счетчики 4 и счетчик 10

12 в момент времени, когда информация иэ счетчиков 4 и 12 переписывается в блок 8.

Си на с элемента ИЛИ 5 поступает на вход формирователя 19 имульсов блока 9 управления, который переключает триггер 23 бло- 15 ка 9 управления. Триггер 23 включает триггер 23 блока 9 управления. Триггер 23 включает регистратор 10, который выдает сигнал готовности. Этот сигнал запускает формирователь 18 блока 9 управления, им- 20 п,льс с которого запуcKae7 триггер 22. Триггер 22 дает разрешение на перезапись информации с блока 8 промежуточной памяти в регистратор 10. Время записи на регистраторе 10 задается с помощью элемента 25

24 задержки блока 9 управления, который запускается сигналом разрешения с триггера 22 через формирователь 20 импульсов.

По окончании времени задержки сигнал с элемента 24 задержки, сформированный в 30 короткий импульс с помощью формирователя 21, устанавливает s исходное положение триггеры 22, 23.

Таким образом, предлагаемое устройство позволяет разделять пакетные ошибки 35 различной длины, что повышает достоверность регистрации информации с возможностью оптимального выбора помехоустойчивого кода с минимальной избыточностью при требуемой достоверности. 40

Формула изобретения

Устройство для обнаружения и регистрации ошибок дискретного канала передачи и накопления информации, содержащсе 45 блок обнаружения ошибок. вход которого является входом устройства, первый выход соединен с информационным входом регистра сдвига длины m (где m — максимальная длина пакетной ошибки), первый выход ко- 50 торого соединен с первыми входами m элементов И; второй выход блока обнаружения ошибок соединен с тактовым входом регистра сдвига длины m и вторыми входами m элементов И, выходы которых соединены со счетчыми входами соответствующих m счетчиков, выходы разрядов которых соединены с соответствующими информационными входами блока промежуточной памяти, выходы которого соединены с информационными входами регистратора, выход которого соединен с первым входом блока управления, первый выход которого соединен с управляющим входом регистратора, второй выход — соединен с входом разрешения чтения блока промежуточной памяти, выходы переполнения m счетчиков соединены с соответствующими входами элемента

ИЛИ, выход которого соединен с втор м входом блока управления, входом разреш ния записи блока промежуточной памяти и входом формирователя импульсов, выход которого соединен с входами сброса m счетчиков k-e выходы (где k = 2,...,m) регистра сдвига длины m соединены соответственно с третьими входами одноименных элементов И, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности регистрации ошибок, в него введены счетчик с пересчетом Hà m, счетчик ошибок и m-1 элементов

ИЛИ вЂ” НЕ. j-e входы (где j =- 1...(m — 1)) элементов ИЛИ вЂ” НЕ объединены и подключены к (m+1 — j)-м выходам регистра сдвига длины m. выход первого элемента ИЛИ-НЕ подключен к третьему входу первого элемента И, выходы второго (m 1) элементов ИЛ И вЂ” Н Е соединены с четвертыми входами одноименных элементов И, первые входы счетчика с пересчетом на m и счетчика ошибок объединены и соединены с тактовым входом

perv Tðà сдвига длины m. вторые входы счетчика с пересчетом на m и счетчика ошибок объединены и подключены к первому выходу регистра сдвига длины m, выход счетчика с пересчетом йа m соединен с четвертыми входами первого и m-го элементов

И и пятыми входами второго (m — 1)-го элементов И, третий вход счетчика ошибок соединен с выходом формирователя импульсов, параллельные выходы счетчика ошибок соединены с соответствующими информационными входами блока промежуточной памяти, выход переполнения соединен с соответствующим входом элемента ИЛИ. . 67078

1567078

Фиг.2

Фиг.д

1567078

Составитель С.Левичев

Техред М.Моргентал Корректор О.Кундрик

Редактор T.Øàãoåà

П роизводственно-издательский комбинат "Патент", г. Ужгор, .Г жгород, ул. агарина, 101

ВНИИПИ Гос а т

Подписное осударственного комитета по изобретениям и открытиям при ГКНТ СССР

113035 Москва, Ж-35. Раушская наб., 4/5