Многомерный дешифратор

 

Изобретение относится к вычислительной технике, а именно к устройствам преобразования кодов, и может быть использовано для селекции многомерных матричных цифровых устройств, система адресных шин которых организована по многомерному принципу. Изобретение позволяет реализовать функцию многомерной селекции различных цифровых устройств, что обеспечивает расширение области применения многомерного дешифратора. Многомерный дешифратор содержит матричный преобразователь 1 кодов, состоящий из элементов И 2 и К групп 3 по п элементов ИЛИ, три предварительных дешифратора 5, 6 и 8, многомерное матричное запоминающее устройство 7,, К матричных функциональных преобразователей 9, каждый из которых состоит из п элементов ИЛИ 4 и п2 элементов И 2. 3 ил. § (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

Al () Н 03 М 7/121

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPblTHRM

ПРИ ГКНТ СССР

1 (21) 4206157/24 (22) 03. 03.87 (46) 28. 02. 91. Бюл. N - 8 (?1) Горьковский исследовательский физико-технический институт при Горьковском государственном университе те им. Н.И.Лобачевского (72) М.Я.Эйнгорин (53) 681.325.53 (088.8) (56) Авторское свидетельство СССР

Р 369628, кл. G 11 С 7/02, 1969

Шигин А.Г, и др. Цифровые вычислительные машины. M. Энергия, 1975, с. 82, р. 4-2 ° (54) МНОГОМЕРНЫИ ДЕШИФРАТОР (57) Изобретение относится к вычислительной технике, а именно к устройствам преобразования кодов, и может

Изобретение относится к вычислительной технике, а именно к устройствам преобразования кодов, и может быть использовано для селекции многомерных матричных цифровых устройств, система адресных шин которых организована по многомерному принципу.

Целью изобретения является расширение области использования многомерного дешифратора за счет осуществ ения функции многомерной селекции.

На фиг.1 приведена функциональная схема многомерного лешифратора, на фиг.2 — варианты конфигурации кажцой из К групп адресных шин (К = 5, n=5), соединенных с эпементами всех и мат„„БО„„1631730 быть использовано для селекции многомерных матричных цифровых устройств, система адресных шин которых организована по многомерному принципу. Изобретение позволяет реализовать функцию многомерной селекции различных цифровых устройств, что обеспечивает расширение области применения много— мерного дешифратора. Многомерный дешифратор содержит матричный преобразователь 1 кодов, состоящий из элементов И 2 и К групп 3 по п элементов ИЛИ, три предварительных дешифратора 5, 6 и 8, многомерное матричное запоминающее устройство ?., К матричных функциональных преобразователей

9, каждый из которых состоит из п элементов ИЛИ 4 и n элементов И 2.

3 ил. риц многомерного матричного запоминающего устройства, на фиг.3 — пример реализации многомерного дешифратора для селекции многомерного матричного запоминающего устройства с параметрами п = 7, К = 5 и сдвигами номеров шин однотипных групп:

r(i, 1, Z) = 1; r(i, 2, Z) = 3;

r(i, З,Z)=-6, r(i,4,Z)=3 s r(i,4,Z)=3

Многомерный дешифратор содержит матричный преобразователь 1 кодов, состоящий из элементов И 2 и К групп

3 по и элементов ИЛИ 4, первый и второй предварительные дешиф1 аторы 5 и 6, многомерное матричное запоми1Ь3173О нающее устройство 7, третий предварительный дешифратор 8 и К матричных функциональных преобразователей 9, каждый из которых состоит из и эле5 ментов ИЛИ 4 и п элементов И 2, На фиг.1 позициями 10 — 12 обозначены соответственно первый, второй и третий входы многомерного дешифратора, Многомерное матричное запоминающее устройство 7.„состоит из и однотипных матриц цо и селектируемых элементов в кажцой. Каждая матрицы содержит К ортогональных групп адресных шин, по и шин в группе, где К =

= 4, 5, ..., n, Любой селектируемый элемент в матрице .соединен с К адресными шинами различных групп, Шины оцнотипных групп двух соседних матриц соединены последовательно или параллельно со сдвигом их номеров в группе Х, на величину r(i, E:, Z).=

= О, ..., n-1, где i = 1,..., п — те1 кущий индекс шин в группе, К = 1, °, К вЂ” номер группы шин в матрице, Z = 25

1,..., n — номер матрицы в устройстве 7. Конфигурация групп шин одного и того же номера во всех матрицах одинакова, но шины этих групп соединены между матрицами со сдвигом их номеров на величину r(i, К, Z) (фиг. 2).

В зависимости от назначения устройства 7 в качестве селектируемых элементов в нем могут быть использованы запоминающие (цля многомерного

35 накопителя), элементы индикации (цля многомерного дисплея), элементы коммутации (цля многомерного матричного коммутатора) и любые другие, активизируемые по аналогичному принципу, т.е. имеющие К активизируемых входов.

Конфигурация К групп 3 элементов

ИЛИ 4 в матрице преобразователя 1 кодов совпадает с конфигурацией К ортогональных групп адресных шин в матрице устройства 7 (т.е. точки соединения выходов элементов И 2 со входами элементов ИЛИ 4 в преобразователе 1 расположены так же, как точ50 ки соединения элементов И 2 с адресными шинами — в матрице устройства 7) „

Поэтому схема преобразователя 1 кодов обеспечивает селекцию всех К ортого нальных групп адресных шин одной из и матриц устройства 7, Функциональные преобразователи 9 выполнены таким образом, что обеспечивают селекцию всех и матриц устройства 7 с учетом изменений (сдвигов) номеров адресных шик между соседними матрицами на величину r(i, К, Z).

Выходные шины преобразователя 1 кодов, объединенные в К групп, подключены соответственно к первым входным группам шин матриц функциональных преобразователей 9 (в них шины имеют номера Х .). Выходные шины предварительного дешифратора 8 соединены с шинами вторых входных шин преобразователей 9 (в них шины имеют номера Z).

Преобразователь 1 кодов содержит две ортогональные координатные группы входных шин, по и шик в группе, на каждом пересечении которых расположен элемент И 2 (всего п2 элементов), подключенный двумя входами к этим шинам пересечения. Кроме того, он содержит

К групп 3 элементов ИЛИ 4, по и элементов ИЛИ 4 в группе.

Выходы каждого элемента И 2 соединены со входами К элементов ИЛИ 4 раз— личных групп в точках, расположенных на линиях, образующих соответственно группам элементов ИЛИ 4, K групп линий. по п линий в каждой, ортогональные как группам входных шик преобразователя кодов 1 так и между собой.

Выходы элементов ИЛИ 4 являются выходными шинами преобразователя 1, т,е. входы каждого элемента ИЛИ 4 соедине— ны с выходами элементов И 2 в матрице преобразователя 1, аналогично тому, как это сделано в матрице устройства 7.

Каждый функциональный преобразователь 9 содержит две ортогональные группы входных шин (с номерами Х в первой и,2 во второй).

Кроме того, он содержит п2 элементов И 2, расположенных на пересечениях входных шин и подключенных двумя входами к шинам пересечения, и и элементов ИЛИ 4 . Выход кажа дого элемента ИЛИ 4 является Х".-й

L выходной шиной преобразователя 9, и входов каждого элемента ИЛИ 4 соединены с выходами тех элементов И 2, которые расположены на пересечениях шин, имеющих номера Z во второй групп ее е еамера Х, = (а + r(i,К,2р

1ш@Ь в первой группе входных шин (i ; те

° Ъ кущий индекс шик в группе, r(i К, Z)=

1, ..., и-1 — величина сдвига но!

631730

i5

25

5С с

-/ меров Х, адресных IUHH одно.гипных групп шин между соседними (Z-1) — и и

7-й матрицами устройства 7, Каждая Х вЂ” я адресная шина перзой матрицы устройства 7 своим входом подключается к соответствующей ей выходной Х;-й шине соответствующего преобразователя 9. В том случае, ког—

1 да в матрице устройства 7 одна К -я группа адресных шин совпадает по конфигурации с координатой Х или Y,ïåðвые входы соответствующего функционального преобразователя 9 могут быть соединены непосредственно с выходными шинами соответствующего предварительного дешифратора 5 или 6, В том случае, когда та или иная группа адресных шин К в устройстве ? соединяется между матрицами с нулевыми сдвигами r(i К Z),= 0 для всех Z, то соI У ответствующая К вЂ” я выходная группа

ilIHH преобразователя кодов 1 соединя— ется непосредственно с соответствующей группой адресных шин данной кон(I фигурации К всех матриц устройства

7, при этом соответствующий функциональный преобразователь 9 в много— мерном дешифраторе отсутствует.

В качестве каждого из преобразователей 1 и 9 для преобразования кодов могут использоваться постоянныс запоминающие устройства (ПЗУ). В том случае, если предварительные дешиф— раторы 5, 6 и 8 расположены в ПЗУ, число выходов каждой группы шин преобразователя кодов 1 может быть сокращено до 1п п с последующей доиол. нительной дешифрацией на встроенных дешифраторах в каждом из функциональных преобразователей 9.

Условие К 4 выбрано из соображения, чтобы в многомерном устройстве 7 величина отношения помеха — cèãè,.л не превышала 1/2.

Многомерный дешифратор работает следующим образом.. сна входы 10 — 12 поступают двоичные коды адреса (координат X, Y и Z) соответствующего 2 элемента И. Дешифраторы 5, б и 8 преобразуют эти двоичные коды в единичные коды, содержащие по одной единице и (и-1) нулей каждой. Эти копы по соответст— вующим входным ши нам каждый пос тупяют на входы матриц преобразователя 1 (коды координат X и Y) и 9 (код ко. ординаты Е).

На пересечении активизированных входных шин преобразователя 1 срабагывает один из элементов И 2, имеющий соответственно выбранные координаты Х и У, так кяк оба его входа оказываются активизированными, С выхода элемента И 2 сигнал с уровнем логической единицы поступает на К входов различных элементов ИЛИ 4> подключенных к нему и относящихся к различным группам. Поэтому в каждой из К групп выходных шин преобразователя кодов 1 ня одной из шин присутствует единичный сигнал, а на остальных — сигналы с уровнем логического нуля. Тяк как конфигурация групп элементов ИЛИ 4 в матрице преобразователя кодов 1 совпадает с конфигурацией групп адресных шин в матрице устройства 7, то в матрице этого устройства будет выбрян эютемент с теми же координатами, что и координаты активизированного элемента И 2 в преобразователе кодов

Сигналы с К групп выходных шин преобразователя кодов 1 поступает на шинь. первых входных групп К соответствующих преобразователей 9. На шины вторых входных групп этих преобразователей поступает единичный код с выходов предварительного дешифратора 8.

В каждом преобразова геле 9 аналогично преобразователю 1 активизируется при этом по одному элементу И 2, находящемуся на пересечении активизированных шин. Затем в каждом преобразователе 9 с выхода активизированного элемента И 2 единичный сигнал поступает на один из и входов подключенного к нему элемента 4 ИЛИ.

Таким образом, на одной из выходных шин каждого из К преобразователей

9 присутствует единичный сигнал, а на остальных — нулевые сигналы. Эти сигналы поступают соответственно на

К групп входных адресных шин многомерного устройства 7.

Благодаря тому, что соединение входов элементов 4 ИЛИ с выходами элементов 2 И в преобразователях 9 осуществлено с учетом величины сдвига номеров шин между матрицами многомерного. устройства 7, сигналы с выходных шин преобразователей 9 обеспечивают активизацию выбранного элемента в матрице устройства 7, имектщс и

»o>pep Z, который определяется кодом, поступающим с выхода предварительно-го дешифратора 8. формулаизобретения

Многомерный дешифратор, содержащий матричный преобразователь кодов, содержащий в узлах пересечения вертикальных и горизонтальных шин элементы И, и первый и второй предварительные дешифраторы, входы которых являются соответственно первым и вторым входами многомерного дешифратора, и выходов первого и второго предварительных дешифраторов подключены к соответствующим горизонтальным и вертикальным шинам матричного преобразователя кодов, о т л и ч а юшийся тем, что, с целью расширения области использования многомерного дешифратора за счет осуществления функции многомерной селекции, в многомерный дешифратор введены многомерное матричное запоминающее устройство, третий предварительный дешифратор и К матричных функциональных преобразователя, каждый из которых содержит п элементов ИЛИ в узлах пересечения горизонтальных и

I в ер тикал ь."- ых шин, и 311 2ì| Го в И выходы которых подключены к входам соответствующи;. элементов ИЛИ и в матричный преобразователь кодов введено К групп по и элементов ИЛИ (где

K = 4, п), входы которых подключены к выходам соответствующих элементов

И, вхоцы третьего дополнительного дешифратора являются третьим входом многомерного цешифратора, выходы третьего предварительного дешифратора соединены с соответствующими вертикальными шинами первого матр.:;:чного функционального преобразователя, вертикальные шины каждого матричного функционального преобразователя подключены к соответствующим вертикальным шинам последующего матричного функционального преобразователя,. выходы элементов ИЛИ соответствующих групп матрично о преобразователя кодов соединены с горизонтальными шинами одноименных матричных функциоэ5 нальных преобразователей, выходы элементов ИЛИ соответствующих матричных функциональных преобразователей соединены с одноименными Вхо дами многомерного матричного запоминающего устройства.

1б31730!

/ Ю вЂ” - Ф Э-Ф вЂ” — Ф-Ф -Ф t

4 ! г

J!

4!

5 !

1 г ую

5e—

t 1

Ф г

Я! д J

4 4

5 5

/!

2t Я

7 у!

4 4

5 s

/ ff

2 з

J!

I

4!

5 5

euz.2

t х

У

У/

Фиг. J

Составитель Б. Ходов

РедактоР Н.ГоРват ТехРед и 0лцдцык

Корректор А.Осауленко !

Тираж 447

Заказ 556

Подписное

BHHHIIH Государственного комитета по изобретениям и открытиям прц ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. ч/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101