Преобразователь двоично-десятичного кода в двоичный редчина

 

Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при по-, строении двоично-десятичных преобразователей в устройствах обработки данных и в вычислительных устройствах . УТелью изобретения является повышение быстродействия преобразователя и расширение диапазона преобразования, .Преобразователь содержит входы, ярусы двоичных сумматоров, выполненных из последовательно соединенных одноразрядных сумматоров, выходы „с соответствующими связями, 4 ил.

СОЮЗ СОВЕТСКИХ

3 Ю

РЕСПУБЛИК (1% (if) щ) Н 03 V 7/12

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A4TOPCNOMV СВИДЕТВЪСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГНКТ СССР! (21) 4457511/24 (22) 08,07Ä88 (46) 30 ° 04 ° 91 ° Бюл. 1"- 16 (72) С.А.Редчин (53) 681.325(088.8) (56) Авторское свидетельство СССР

9303 13, кл. Н 03 М 7/ 12, 1982.

Патент СР!А 1" 3705299, кл. 235-155, 1972.

На фиг. 1-3 обозначены: 1 — входы преобразователя; 2 — ярусы двоичных сумматоров, выполненных иэ последовательно соединенных одноразрядных сумматоров; 3 — выходы преобразователя.

2 тике и цифровой вычислительной технике и может быть использовано при по-. строении двоично-десятичных преобразователей в устройствах обработки данных и в вычислительных устройствах. Пелью изобретения является повышение быстродействия преобразователя и расширение диапазона преобразования, .Преобразователь содержит входы, ярусы двоичных сумматоров, выполненных из последовательно соединенных одноразрядных сумматоров, выходы .с соответствующими связями. 4 ил.

Входы 1 преобразователя разделены по тетрадам следующим образом: первая тетрада — единицы (входы а, б, в, г соответствуют десятичным разрядам 1, 2, 4, 8), вторая тетрада — десятки (Bxopbl д, е, ж, з соответствуют десятичным разрядам 10, 20, 40, 80), тре тья тетрада — сотни (входы и, к, л, м соответствуют десятичным разрядам

100, 200, 400, 800), четвертая тетрада — тысячи (входы н, о, п, р соответствуют десятичным разрядаи 1000, 2000, 4000, 8000), пятая тетрада— десятки тысяч (входы с, т, у, ф соответствуют десятичным разрядам 10000 °

20000, 40000, 80000).

Сумматоры 2 имеют обозначения в соответствии с номером яруса: 2 — сумматор 1-го яруса, 2К вЂ” сумматор К-го яруса. Одноразрядные сумматоры имеют обозначения в соответствии с разрядом сумматора и номером яруса. Сумматор

2" — это сумматор i-го разряда К-го

K яруса.

1646057

11огут быть разные варианты соединения входов 1 преобразователя с входами i-х разрядов сумматоров 2„ Вариант соединения, при котором входы

i-x разрядов сумматоров 2 соединяются с входами 1 преобразователя в порядке возрастания десятичных весов от сумматора 2 первого каскада к сумматорам 2 старших каскадов, имеет перед другими следующее преимущество: связи между входами сумматоров

2 и входами 1 преобразователя остаются неизменными для сумматоров всех ярусов при аппаратном расширении диапазона преобразователя. В таблице (фиг, 4) и на схеме (фиг, 2) даны соединения именно в этом порядке.

? ля конкретной разрядности преобразователя отдельные сумматоры могут 20 содержать избыточные элементы, которые при построении таких преобразователей могут быть удалены, не выходя за рамки изобретения. Так, в преобразователе до 100000, показанном на фиг„ 2, старшие разряды сумматоров всех ярусов, кроме сумматора 1-ro яруса, могут быть исключены. В этом случае выход переноса старшего разряда сумматора К-ro яруса должен быть соединен с первым входом следующего старшего разряда сумматора (К-1)-го яруса.

Предлагаемый преобразователь работает следующим образом.

На входы 1 параллельным кодом подаются тетрады входного двоично-десятичного числа. Разряды этого числа поступают на входы определенных разрядов сумматоров различных ярусов, Соответствующие связи отражены в таблице. В результате сложения весов различных разрядов двоично-десятичного числа формируются коды ярусов сумматоров, которые, распространяясь по 4> схеме преобразователя, образуют выходной двоичный код.

Оценим время работы преобразователя для входного числа 707, используя и следующие временные параметры: д— время задержки распространения сигнала в трехвходовом сумматоре с переносом; ь э — время задержки распростA ранения сигнала в трехвходовом сумматоре беэ переноса.

Для предлагаемого преобразователя

I при преобразовании числа 707 наиболее долгой является цепь установления на выходе сигнала "1" разряда 2 преобразованного кода: сумматор 26 трез тьего яруса без переноса, сумматоры

2 и 2> второго яруса с переносом, сумматор 2 второго яруса беэ пере Z носа, сумматор 2 первого яруса с переносом, сумматор 2 первого яру9 са беэ переноса.

Время преобразования предлагаемого преобразователя

Т =З э +3 э . и и

При аппаратном расширении диапазона преобразователя связи имеющейся части преобразователя сохраняются неизменными. Это дает возможность наращивать схему преобразователя до того уровня, который позволит осуществлять преобразование заданного числа„ Если создать фрагменты преобразователя, состоящие из трехвходовых двоичных сумматоров, соединенных, например, в ряды по схемам а и б (фиг. 4) или другие фрагменты, то с помощью таких фрагментов можно скомпоновать преобразователь на любое заданное число.

Предлагаемая схема преобразователя позволяет практически неограниченно расширить диапазон преобразования. формулаиэобретения

Преобразователь двоично-десятичного кода в двоичный, содержащий ярусы двоичных сумматоров, выполненных иэ последовательно соединенных одноразрядных сумматоров, причем вход младшего разряда преобразователя является выходом младшего разряда преобразователя, выходы сумматора первого яруса являются выходами старших разрядов преобразователя, о т л и ч аю шийся тем, что, с целью повышения быстродействия и расширения диапазона преобразования, в нем сумп-4 матор К-го яруса (К=2 — ††) содержит

Р(К)=п+1-2К разрядов, где n — число разрядов выходного кода преобразователя, выход переноса сумматора К-го яруса соединен с первым входом старшего разряда сумматора (К-1)-го яруса, выход i-го разряда (i= 1-г(К)) сумматора К-го яруса соединен с первым входом (i+1)-го разряда сумматора (К-1)-го яруса, первый и второй входы j-го разряда сумматора К-ro яруса (j-=1 для первых входов сумма5 16460S7 d

5<<=5 торов всех ярусов, кроме последнего, рого содержит величину 2, причем и j=(1-Р(К)) для вторых входов сум- такого, который не соединен с входом маторов всех ярусов и первых входов соответствухяцего веса q-го яруса сумматора последнего яруса) соедине- (q С j), вход переноса сумматора тре5

I ны с входом преобразователя, двоичное тьего яРУса соединен с входом пятого представление десятичного веса кото- разряда преобразователя, Вкады преа5разобаюепя

Пб BP&3 Ц5 ЛМ Ц gnP C rye

4«< оо оо оооо оооо оооо о О

gpyl E

ЬЬ5ЮЗЫ П ЕО6РаЭ О5аП ЕЛя

Уиг. 3

1646051

Входы преодразоВащеир усБ

ЦСЧ рус5 цс2

В ыхооы преобравоботеля 3 Риг,2

О) 2с

5) 2 а о 3 мгмм ропе стуж

ОООм Оо oо ОООО рфо о о ооо е аа орц РУ 1 Рс ст ф

1646957

Составитель С,Редчин

Редактор А.Лежнина Техред С.Мигунова Корректор Н.Ревская

Заказ 1353 тираж 461 Подписное

ВНИИПИ Государстве ного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101