Устройство для обнаружения и исправления ошибок в блоках памяти

 

Изобретение относится к вычислительной технике и может быть использовано в качестве устройства для обнаружения и исправления двойных и пакетных ошибок в блоках памяти. Цель изобретения - повышение корректирующей способности устройства. Устройство содержит N блоков генераторов кода и исправления ошибок 1, группу блоков 2 свертки по модулю два по числу разрядов блоков памяти, группу 3 из N блоков коррекции 4, ,группу из N индикаторов неисправностей 5, группу из II блоков коммутаторов 6, блок обнаружения ошибок 7. Устройство реализует трехмерный итеративный код и позволяет исправлять двухбитовые и пакетные ошибки, а также одиночные ошибки, внесенные во входную информацию при записи. 5 ил.

СОЮЗ СОВЕТСНИХ

СОЦИ ЛИСТИЧЕСжИК

РЕСПУБЛИН (51)5 G 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОсудАРстВенный НОмитет

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИНМ

ПРИ ГКНТ СССР

1 (21) 4710164/24 (22) 26.06.89 (46) 15.05.91. Бшл. У 18 (72). А.А.Воловник и А.Б.Савинова (53) 681.327.6(088.8) (56) Авторское свидетельство СССР

Ф 1070605, кл. 0 11 С 29/00, 1984.

Авторское свидетельство СССР йо заявке У 4371434/24-24, :кл. G 11 С 29/ОО, 29.07.88, (54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ И

ИСПРАВЛЕНИЯ ОШИЮК В БЛОКАХ ПАМЯТИ (57) Изобретение относится к вычислительной технике и может быть использовано в качестве устройства для обнаружения и исправления двойных

„„SU„„1649615 A 1

2 и пакетных ошибок в блоках памяти. Цель изобретения - повышение корректирующей способности устройства.

Устройство содержит N блоков генераторов кода и исправления ошибок группу блоков 2 свертки по модулю два по числу,разрядов блоков памяти, группу 3 из Н блоков коррекпии 4,,гр ппу из И индикаторов неисправно1 стей 5, группу из И блоков коммутаторов б, блок обнаружения ошибок 7.

Устройство реализует трехмерный ите-. ративный код и позволяет исправлять двухбитовые и пакетные ошибки, а также одиночные ошибки, внесенные во входную информацию при записи. 5 ил. I

1649615

Изобретение относится к вычислительной технике и может быть использовано в качестве устройств для обнаружения и исправления двойных и пакетных ошибок в блоках памяти.

Цель изобретения — повышение корректирующей способности устройства.

На фиг.1 представлена структурная схема устройства для обнаружения и исправления ошибок в N n -разрядных блоках памяти; на фиг. 2 — функциональная схема логического блока коррекции 1 (где 1 — номер блока памяти); на фиг. 3 — геометрическая интер- 5 претация кодовой матрицы трехмерного кода (128,64) с параметрами и = 4„

N = 2п, составленного из восьми подматриц (НДдвумерного итеративного, кода (16,8); на фиг. 4 — схема формирования контрольных разрядов lai

1bj для 1-ro блока памяти в режиме "Запись" (где i — номер строки, j, — номер столбца двумерного кода

2., п, (и — 1) ; на фиг. 5 — схема коррекции одного (m-го) разряда информации Я 6 (i, j, 1) 1-ro блока памяти, где i, j, 1 - координаты позиции символа 86 в кодовой матрице трехмерного кода, ai= n (i-1)+j.

Устройство содержит (фиг.1) блоки

1 -1 генераторов кодов и исправле2 ний ошибок, N-входовые блоки 2б-2> свертки по модулю два, группу 3 из блоков 4 -4 коррекции, каждый из

E 35 которых состоит из и сумматоров по модулю два, блоки 5 -5 N индикаторов неисправностей, блоки 6 -6 коммутаторов и блок 7 обнаружения ошибок.

Устройство имеет информационные

8 -Bg группы входов, информационные

9 -9 g группы выходов, а также вторую 10,-10 и 11 - 11 и первую 12, 12, 12, 12б. группы контрольных выходов устройства, управляющий вход 13 уст- 45 ройства.

Блоки 1 -1 имеют информационные

14 и контрольные 15 и 16 выходы.

Блоки 2 - 2 свертки по модулю два имеют выходы 17, а блоки 4 -4 g коррекции ошибок имеют выходы 18.

Каждый логический блок 1 коррек-. ции (1 = 1"N) содержит (фиг,2) n— входовой генератор 19 кода ошибок, состоящий из п-входовых блоков 20 и

21 свертки по модулю два, первый 22. и второй 23 блоки коррекции ошибок, и каждый из которых состоит из п сумматоров по модулю два, и блок 24 мажо- ритарных элементов, состоящий иэ и трехвходовых мажоритарных элементов, реализующих функцию (Ъ 2), при-чем информационные входы каждого логического блока коррекции 1 подключены к входам блоков 20 и 21 генератора 19 кода ошибок и входам первой группы блоков 22, 23 и 24 в соответствии.с подматрицей (В рвумерного модифицированного итеративного кода (фиг.3) .

На фиг.1-5 символами (1CO, Сб, С)., (1S1, 1S1, С1),...,(18К, 18К, -СК) обозначены информационные разряды трехмерного кода (Nn2, NK),поступающие в режиме "Запись" на информационные входы 8 -8>, устройства, где N— число плоскостей кодовой матрицы трехмерного кода (фиг.3);, 1 — номер плоскости кодовой матрицы, и иК - соответственно общее число разрядов и число информационных разрядов в каждой плоскости кодовой матрицы (К =

= n -2n), символами lа1-lan и 1Ь11bn - контрольные разряды по нечетности соответственно для и строк и п столбцов каждой подматрицы C Hg) двумерного итеративного кода п р (и-1) формируемые в режиме "Запись" соответственно на первых 15 и вторых 16 контрольных выходах логического блока коррекции 1 р;символами g1, gl, gN — контрольные разряды общей четности соответственно для И двумерных итеративных кодов, формируемые в режиме "Запись" (фиг.4) на информационном выходе 14 каждого ЛБК 11-1» причем для каждого (1-ro) правильно закодированного и -разрядного кодового слова, значения контрольных разрядов lan,. lbn, gl равны между собой и равны "1": (lап = lbn =gl = " 1"), символами 1Кп-1(k п и 1 1 -1P п разряды синдрома, формируемые в режиме "Чтение" соответственно на первых 15 и вторых 16 контрольных выходах каждого логического блока коррекции 1е .

На фиг. 3 стрелками (-У ), (ф ), (4- ) указаны грузны разрядов, входящих в i-ю строку и j-й столбец подматржцм (Нб), а также р ш-е ребро кодовой матрицы трехмерного кода, участвующие в коррекции каждого разряда Й(1,1,1) трехмерного кода, где

i,j,1 — координаты каждого символа в кодовой матрице трехмерного кода.

5 16

На фиг.4 и 5 символами 1dm — Ndm обозначены одноименные (m-е) разряды N блоков памяти, входящие в m-e ребро кодовой матрицы трехмерного кода Pm = n (i-1)+1), где координаты каждого символа ldm в соответствующей-подматрице )H J дву- мерного кода (фиг.3).

Схема обнаружения некорректируемых (НКО) и корректируемых (КО) ошибок устройства состоит из последовательно соединейных блоков свертки

20»-20,1 и 21» -21„ ЛБК 1»-1, формирующйх на контрольных выходах 15—

15я и 16» "16 N (2 N и)-разрядный код .синдрома, индикаторов неисправностей 5»-51», формирующих на контрольных выходах 10 - 10 и 11,-11 устройства 2N-разрядный код ошибки (HKO»-НК011, KO) -КО»») и логического блока 7 обнаружения ошибок, формирующего на выходах 12»-12 устройства четырехразрядный код признака корректируемой (или некорректируемой) для устройства ошибки (НКО, КО, Hn4m, Hn3n).

При отсутствии неисправностей в самой схеме обнаружения ошибок в . каждом цикле работы устройства (как в режиме записи, так и в режиме чтей ния очередного (N-n )-разрядного ко-, дового слова, поступившего на входы

8 устройства), на выходах 12»- 12, устройства может появиться только одна из пяти разрешенных комбинаций, каждая из которых является кодом признака соответствующей ошибки устройства:

1) "0000" — признак отсутствия ошибок в режиме "Запись" или"Чтение";

2) "0101" — признак корректируемой ошибки в режиме "Запись", 3) "1001" — признак некорректируемой ошибки в режиме "Запись";

4) "0110" — признак корректируе- . мой ошибки в режиме "Чтение", 5) "1010" — признак некорректируемой ошибки в режиме "Чтение".

Любая другая комбинация (кроме пяти перечисленных) является для уст ройства "запрещенной" и свидетельствует о неисправности в самой схеме контроля.

Каждый индикатор неисправностей

5 -5 g настроен на неисправности только одного (" собственного" ) блока памяти и служит для выявления коррек

6 тируемых (одиночных) или некоррекч пру

) емых (двойных и пакетных) ошибок в и -разрядном кодовом слове двумерного

2 итеративного кода, поступающем в каждом цикле Запись" или 1Чтение" на соответствующие информационные входы

8 устройства (где 1 — номер блока памяти) .

Устройство (фиг.1) для обнаружения и исправления и -разрядных оший бок в N блоках памяти (где и и N четные числа) реализует трехмерный модифицированный итеративный код

15 (Nn,ЯК), составленный из N двумерных модифицированных кодов п (n-1) 2Кодовая матрица трехмерного кода имеет две проверочные (Nn)-разряд>О ные плоскости А и В, составленные из контрольных разрядов по нечеткости строк (lai) и столбцов (lbj) подматриц Н»-Н двумерного кода.

Первое (проверочное} ребро кодо25 вой матрицы трехмерного кода (первые 1d1-Nd1 разряды подматриц Н -Н у двумерного кода) составлено из N контрольных разрядов (1С -С) по нео четности для N (К-1)-разрядных споб30 щений, поступающих на входы 8»-8 устройства для кодирования и записи в память, а N-я (проверочная) плоскость (информационные разряды подматрицы Н составлена из К контй

35 рольных разрядов (C1-CK) по четности для К N-разрядных информационных ребер кодовой матрицы трехмерного кода.

Например, информационный разряд

4р 586 трехмерного кода (128,64), имеющий в кодовой матрице (фиг.3) координаты (3, 1, 5), является соот.ветственно символами 5dg, т.е. зани,мает девятую позицию в подматрице

45;(H 1 двумерного кода (16,8) и расположен на девятом (информационном} ребре кодовой матрицы трехмерного кода.

Контрольные разряды lai, lb u

50 g), расположенные в двух гроверочнйх плоскостях А и В трехмерного кода и соответственно имеющие в кодовой матрице координаты (i, n 1), (n j» 1} и (п и 1),являются сим

55 волами 1Й6„1, ld() и ld (p2)

Например, контрольные разряды 5а3, 5b1 и g5 трехмерного кода (128,64} явля ются соответственно символами 5фф5@ ) 1649615 и 5d(<<) т,е. занимают 12-ю, 13-ю и

16-ю позиции в подматрице Н - двумер5 ного кода (16,8) и расположены соответственно на 12-м, 13-м и 16-м (проверочных) ребрах кодовой матрицы трехмерного кода.

Устройство (фиг.1) работает следующим образом.

В обоих режимах работы (" Запись"

tt и 10 и Чтение" ) используются все блоки устройства.

Кодирование информации в режиме записи ее в N блоков памяти заключается в формировании контрольных раз=-. рядов lai u lbj (1 1 N; i, 1 — i и) двух проверочных плоскостей ь и В .кодовой матрицы трехмерного кода (фиг.3) и происходит в два этапа.

В режиме "Запись" на управляющий вход 13 устройства поступает "1", а на информационные входы 8 -8И устройства с входной магистрали данных од2 новременно поступают К -разрядных сообщений (где К = n-1), каждое из 25 которых при отсутствии ошибок должно содержать нечетное количество единиц.

На первом этапе цикла "Запись" каждая К =разрядная группа входов

8 обрабатывается независимо от другик групп входов: 8,...,8(Р,1, 8(+,1,...., 8 N соответствующим блоком 1 и индикатором неисправностей

5Р. При этом в каждом блоке 1 (фиг,2 и 4) в соответстппи с подматрйцей (НpJ двумерного кода, формируются контрольные разряды по нечетности строк Q, - 9 1„и столбцов b — b, которые по контрольн в одам 15 4О и 16 блока 1g поступают для анализа на входы индикатора неисправностей

5,; а по информационным выходам 14 блока 1 — на первую группу информационных входов коммутатора 6 для дальнейшей обработки. Одновременно на (2n-1) выходах 17 соответствующих блоков свертки по модулю два:

2 у 2р„)у ° °,, 2 > и 2(g„«) -2 (п ) формируются 0, которые без изменения

Ъ и и проходят на выходы соответствующих

m-х сумматоров по модулю два (m=in, Kn+j, n ) (где ш =и (i-1)+) — номер ребра кодовой матрицы ) блока 4 коррекции ошибок, формируя на соответствующих (ш-х) выходах 18 "нулевые" значения контрольных разрядов 1а1-1ak, 1Ь1-1bk, gl, которые поступают на вторую группу .информационных входов коммутатора бр. Заканчивается первый этап цикла "Запись" формированием на выходе 10 каждого индикатора неисправностей 5g управляющего сигнала ("0" или "1"), который поступает на управляющий вход коммутатора бр, и формированием на контрольных выходах 10 и 11 устройства

2N-разрядного кода ошибки записи: (НКΠ— НКО, КО -КО ), который поступает для анализа на входы блока 7 обнаружения ошибок.

На втором этапе цикла "Запись" в устройстве работают коммутаторы блоков б, -б и блок 7. Коммутаторы 61б N в зависимости от значений управляющих сигналов ("0" или "1") пропускают на выходы 9 -9 для записи в память значения сформированных контрольных разрядов или "0". Блок 7 формирует на выходах 12 соответствующий признак ошибки записи.

Работа индикаторов неисправностей

5 -5 I iв режиме "Запись" начинается при поступлении на управляющий (2п+1)-й вход каждого из "i (высокого убовня напряжения} и запрограммирована по формуле; НКОо= KO) = "3n"

i (ai + а2 + ... + аК Ь1 + Ь2... +

+ bK) V an Q bn).

При отсутствии ошибок в (N К ) разрядной информации, поступающей в очередном цикле записи на информационные входы 8 -8 устройства, каждое К -разрядное сообщение входа 8 устройства должно содержать нечетное количество "единиц". Поэтому (при отсутствии ошибок в самих генераторах

19 кода ошибок каждого блока 1) контрольные разряды по нечетности и 1 — о.К и bi — ЬК, сформированные на конт-, - рольных выходах 15 (р(1 — ф(К) и 16 (P1-PK) каждого блока 1 должны содержать четное количество "единиц", а контрольные разряды an u bn на выходах 15 (К п)и 16 (g и) должны быть равны "1", причем значения конт рольных разрядов g1-gN общей четности, одновремейно формируемых на последнем (dn )èíôîðìaöèîííîì выходе 14 каждого блока 1, также должны (g а и

В этом случае на первом 10 и втором

11 выходах индикаторов неисправностей 5 -5 сохраняются "0", что соответствует отсутствию ошибок в при" нятом для записи (N K )-разрядном сообщении. Соответственно, на пер9 1 вых (НКО -НКО ) и вторых (КО - КОц)контрольных выходах устройства формируется 2Н "0", поступающих на втором этапе цикла Запись" на входы блока 7 и (по выходам 10 .индикаторов неисправностей 5 -5я) на управляющие входы коммутаторов 6 -6д пропуская на информационные выходы .91-9 11 устройства (2n-1) контрольных разрядов сформированного трехмерного.кода, поступивших на первую груп информационных входов коммутаторов, 6 -61 с информационных выходов 14 блоков, 1 -1j. Одновременно. на выходах 12 -12з блока 7 формируются код "0000" (признак отсутствия ошибок на входе 8 устройства), разрешающий запись в память сформированного (N.n )-разрядного кодового слова трехмерного кода. В конце цикла

"Запись" сформированное кодовое слово по информационным входам 8 -Q устройства (N К разрядов входного слова) и по информационным выходам

9 -9я устройства (контрольные разряды lbj ql lai, сформированные ,для N двумерных кодов) записывается в N блоков памяти, причем в каждый блок памяти будет записана одна п -.разрядная плоскость кодовой матрицы (фиг.3).

Если же в режиме "Запись" вход.. ное,(N X )-разрядное сообщение nqступает с одной ошибкой,, т.е. одно из Й (1-е) k -разрядное сообщение, поступающее на информационный вход

8 устройства, содержит четное количество "единиц", то сформированные контрольные разряды по нечет .ности lа1-lak и 1Ь1-lbk на выходах 15 и 16 одного блока 1 будут соответственно содержать нечетное количество "единиц". В данном случает на выходах 10 и 11 индикато.ров неисправностей 5(-5,), 5щ+<1- 5 g по-прежнему сохраняются

"0", а на выходах 10 и 11 индикатора неисправностей 5 Р формируются две "1", что соответствует одиночной трехбитовой ошибке (некорректируемой логическим блоком коррекции 1 в режиме "Запись" ), ко торая одновременно является корректируемой (на втором этапе цикла

"Запись" ) ошибкой устройства. ..Коррекцйя одиночной ошибки вхо да 8 устройства на втором этапе цикла "Запись" заключается в "об649615 !О нулении" всех (2n-1) сформированных контрольных разрядов порматрииь (Нр поступающих через коммутатор 6 р на выход 9 устройства для записи в 1-й блок памяти, методом "адаптации": отключением от выхода 9 устройства в лов 14 блока 1В и подключением к выходу 9 устройства выходов

18 блока 4 коррекции ошибок.

Обнаружение двойных ошибок на вхопу дах 8 -8 ц устройства заключается в

1 обнаружении двух единичных сигналов, сформированных на контрольных выходах

10 или 11 устройства, и запрещении записи в память двух неправильно сформированных кодовых слов (подматриц

PHg j) за счет преобразования 2N-разрядного кода ошибки, поступившего на входы блока 7, в четырехразрядный код

"1001" некорректируемой ошибки "Записи" на управляющем выходе 12 устройства, и прерывания работы устройства.

Необходимость обнуления в режиме

25 "Запись" всех (?n-1) контрольных разрядов 1-ro блока памяти объясняется тем, что согласно структуре двумерного кода подматрицы (Н 3 при возникновении одиночной ошибки S (i, j) на входе 8 устройства, на выходе 14 блока 1, реализующего синдромно-мажоритарный алгоритм кодирования, неправильно сформируются значения двух контрольных разрядов lai u lbj и, 35 таким образом,на входах 1-го блока памяти возникнет трехбитовая ошибка: в разрядах 1Б (, j), lai u lbj c@opмированного для записи в память 1-ro кодового слова, что является для уст40 ройства некорректируемой ошибкой (необнаруживаемой в режиме "Чтение" ), так.как двумерный код имеет кодовое расстояние d = 4, т.е. может обнару жить двойную или пакетную ошибку 1-го

45 блока памяти, а трехбитовую ошибку данной конфигурации: в разрядах S (i, j), ai, bj 1-ого блока памяти двумерный код обнаружить не может, Более того, .если в режиме кодирования не произвести "обнуление" контрольных ,разрядов, в режиме декодирования устройство воспримет такую трехбитовую ошибку как одиночную корректируемую ошибку 1-го блока памяти (в разряде

q), исправит ее и сформирует на вы:хоре 9q устройства кодовое слово . с четырьмя ошибками в разрядах S (i, j), ai, bj и g, которое поступит на выходную магистраль данных

1649615

l2 таРных элементов 24(к„+« н 24 п а на выходе сумматоров

61ч1 и;

23 (+ ) - значение контрольного разряда Рп, который поступает на третий вход мажоритарных элементов 24(;g и 24(zr) . Соответственно на выходах

14 каждого ЛБК 1« формируются значения контрольных разрядов ai, bj u

10 g по формулам:

ai = g i ° Pn

bj = Pj ° <хп j

g=gn (п, где 0(n = Pn = 1.

Из данных-формул видно, что значения контрольных разрядов ai bj, g . сформированные на информационных вы-20 ходах 14 каждого блока 1, совпадают со значениями контрольных разрядов

0 i, /3 i, g n Pn) сформированными на контрольных выходах 15 и 16:

ai = gi, bj =Pj, g =фп =f3n.

В общем виде работу схемы кодирования устройства (фиг.4) можно описать по формулам:

1а i = HKO g Л (1 $ (i 1 ) +... +1 S (ц ) +...

30 ... +1$(ik));

".Нп3п" = (HKO< КО,) Y ... Y (HKO КЯ)Ч., 1

40 ... Y (нко„ко„), 55 как безошибочное*, что для устройства контроля недопустимо. Поэтому при возникновении в режиме "Запись" одиночной ошибки на входе 8 устройства (трехбитовой ошибки в 1-кодовом слове) на выходе 9g устройства происходит "обнуление" всех контрольных разрядов 1-го блока памяти,,т.е. избавление от тройной (некорректируемой для устройства) ошибки, автоматически исправляемой в режиме

"Чтение".

B устройстве возможность "исправ.ления" одиночных ошибок, внесенных во входную информацию при записи в память, обеспечивается за счет полного, распараллеливания схемы кодирования (формирования: и коррекции контрольных разрядов) и схемы об наружения ошибок (формирования разрядов синдрома), т.е. за счет одновременного формирования контрольных разрядов подматрицы $Hg): на контрольных выходах 15 и 16 блока 1 (для анализа в индикаторе неисправностей 5e) и на информационных выходах 14 блока 1р (для "обнуления"

1в коммутаторе 6 ).

Возможность формирования в режиме "Запись" контрольных разрядов ai

bj, g модифицированного двумерного кода одновременно на контрольных 15, 16 и информационных 14 выходах каждо.го блока 1< — 1<< проиллюстрирована на фиг.4 и объясняется следующим об- ,разом.

В режиме "Запись" на и-й вход блоков 20 и 21, а также на первый вход блоков 22, 23 и 24 и на все входы блоков 20« и 21> поступают "О с входов 8 устройства: й(1„) вх, ° Й(„ вх, Й1„г) вх. Соответственно на

1ПЮ инверсных . выходах блоков 20 и 21 формируются " 1" (p(n и pn) на выходах блоков (20 -20 ) — значения

К, контрольных разрядов ai (Ж1- 0 К), на выходах блоков (21,-21«) - значения контрольных разрядов bj ((3 1-РК).

На выходе сумматоров 22(;„1 и 23(«п ) по модулю два формируются значения контрольных разрядов g i и p j, которые поступают соответственно на второй вход мажоритарных элементов

24,„)и третий вход мажоритарных элементов 24(„„+. . На выходе сумматоров

22(и 22 (z) формируется значе"" 1 ние контрольного разряда Яп, который поступает на второй вход мажори1bj =. НКО< А (1S(lj)+...+>g(ij)+

"-+ 1$(1));

35 g> = нко, Работа блока 7 в режиме "Запись" запрограммирована по формулам:

"КО" = (НКО, КО )/1 ((НКО„

"НКО" = («Hn3 ») ("КО") I

Сигнал "Hn3n" — неисправности

50 Устройства в режиме Запись — формируется на выходе 124,, сигнал "КО"— на выходе 12, а сигнал "НКО" — на выходе 12, Выход 12 (Hn4m) в режиме "Запйсьч не используется, поэтому на нем сохраняется "0".

Из этих формул видно, что в режиме

"Запись" на контрольных выходах 12, 12, 12, 12<. устройства могут появиться только две разрешенные комби1649615

14 (Пример а) 50 нации: ". 0101" — признак корректируемой ошибки устройства или "1001"признак некорректируемой ошибки устройства. Появление на выходах 12 любой другой ненулевой комбинации

5 свидетельствует о неисправностях в самой схеме обнаружения ошибок: в блоках 20, .21, 5 р или блоке 7.

Работу устройства в режиме "Запись" в память удобно рассмотреть для одного конкретного случая его применения, например при реализации в нем (128,64) модифицированного трехмерного кода, кодовая матрица которого представлена на фиг.3, В данном случае на входы 8 -8 устройства поступают для записи в память восемь девятиразрядных сообщений, например восемь одинаковых комбинаций вида (100 011 011), содержащих нечетное (правильное) количество единиц", а на девятый вход каждого индикатора неисправностей 5»- 5 поступает с входа 13 устройства "1" 25 .Р настраивающая индикаторы неисправностей на работу в режиме "Запись".

Одновременно на восемь входов каждого блока свертки по модулю два 24> 2 8,2,,, 2,, 2»<, 2» и 2» и на два входа каждого m-ro сумматора по модулю два блоков 4»- 48 коррекции ошибок (m = 4, 8, 12, 13, 14, 15, 16) поступают "0" (фиг.4), формируя на выходах 18 каждого бло- 35 ка коррекции ошибок группы 3 "нулевые" значения семи контрольных . разрядов. а1, а2, а3, Ъ1, Ь2, bÇ,g, поступающие на вторую группу информационных входов каждого коммутатора б,-бя. .4с11 861 12с11, 13сИ, 14d1, 15с11 и 1661.

На входы каждого индикатора неисправностей 5 -58 поступает комби- 45 нация (0111 0111), свидетельствующая .об отсутствии ошибок в каждом девятиразрядном сообщении с входов

8»-8 устройства (100 011 011), содержащем информационные разряды

S1-S8 и один контрольный разряд

Со по нечетности, воспринимаемый каждым блоком 1»-1я как информационный символ SO, в результате чего

16-разрядное кодовое слово подматрицы (H J (фиг.З), сформированное соответственно на информационном входе 8 и информационном выходе

14 каждого блока 1Р, содержит четное (правильное) количество единиц." и имеет вид

Значения информационных разрядов

S0-S8 и сформированных контрольных разрядов а1-аЗ, Ь1-b3 и g подматрицы (Н ) располагаются для наглядности на соответствующих им позициях в каждой плоскости кодовой матрицы трехмерного кода, контрольные разряды строк и столбцов отделены.

При отсутствии ошибок на входах 8 устройства на контрольных выходах

10» -108 и 11< — 11It устройства формируются "0", поступающие на 16 входов блока 7 и на управляющие входы коммутаторов 6 -68, в результате чего на информационные выходы 9 -9 уст6 ройства, связанные с входами восьми блоков памяти, поступают 56 контрольных разрядов трехмерного кода (128,64), сформированных на информационных в>-.одах первой группы каждого

-коммутатора 61-68. 4dO, 8dO, 12dO, i3dO, 14d0, 15d0 и 16dO.

Одновременно на управляющем вы4 ходе 12 устройства формируется код

"0000", разрешающий запись в память, в результате чего в каждый блок памяти одновременно записываются де° вять информационных разрядов (100

011 011) и семь контрольных разрядов (011 011 1) в виде 16-разрядного кодового слова d1-d16: (100Q 0111 0111

0111), причем значения одноименных контрольных разрядов 1а1, 1а2, la3, 1Ь1, 1b2, 1ЬЗ, gC (подчеркнуты) записываются соответственно в одноименные разряды блоков памяти согласно кодовой матрице трехмерного кода (128,64). На этом цикл "Запись" заканчивается.

Рассмотрим конкретный случай

"исправления" одиночных ошибок, внесенных в 72-разрядное входное сообщение в режиме "Запись", методом адаптации (обнуленйя).

B данном случае на информационные входы 8 устройства поступают семь без.ошибочных информационных сообщений, например семь одинаковых девятираэ15 l6 формируются две "1", в результате чего на информационные выходы 9 -9 9 - 9 я устройства поступают 49 конт(128,64), а на информационный выход

9 устройства поступает семь "О".

Одновременно на управляющем выходе

12 устройства (формируется код

"0101" корректируемой ошибки "Записи", разрешающий запись в память, в результате чего в семь (из восьми) блоков памяти записыьается 16-раз15 16496 рядных комбинаций (100 011 011), содержащих нечетное количество "единиц!1 и одно "четное" девятиразрядное сообщение, например, с искаженньм симво-, рольных разрядов трехмерного кода лом 586 = "1" (подчеркнут): 100 011 111, 5

СОгласио КОДОВОЙ подматрице (Н на контрольных (k3 и 1) выходах

15 и 16, а также на информационных (12d0 и 13dO) выходах 14 JIBK 1,.> неправильно сформируются два контроль10 ных разряда пятого блока памяти:

5a3 = "О" и 5b1 = "1" по формулам:

5аЗ = 586 + 587 + 5S8 + "1" =

+ 1 + 1 +

5b1 = 5Со + 583 + 5S6 + "1" =

1+0+ 1+1 =, 1, (Пример а) 35 а 16-разрядное кодовое слово подматРицы (Н ), сформированйое соответственно на информационном входе 8„ и информационном выходе 14 ЛБК .1 содержит нечетное количество единиц и будет иметь вид (подчеркнуты три искаженных символа 5S6 5аЗ и

5Ъ1) (Пример б) 50

На контрольных выходах 10 - 10, 106- 10я и 11 - 11+, 11 -. 118 устройства формируются "О", поступающие на управляющие входы коммутаторов 6<-6, 66 68р а на контрольных выходах 10 и 11у устройства

На входы каждого индикатора не- 20 исправностей 5 — 54, 56 — 5а посту„ пает комбинация (0111 0111), свидетель- ( ствующая об отсутствии ошибок в каждом девятиразрядном сообщении входов 8 -8 р 8 -8 g У IстРойства (100 011

011), а йа входы индикатора неисправностей 5 поступает комбинация (0101.11 11), свидетельствующая об ошибке входа 8 устройства (100 011

111) в результате чего каждое 16-раз- 30 рядное кодовое слово подматриц Н„-Н, Н -Н8 будет иметь вид: рядное кодовое слово ((ООО 0111

Gi11 0111) а в пятый блок памяти—

16-разрядное кодовое слово с нулевыми контрольными разрядами., содержащее соответственно шесть ошибочных символов 5S6, 5a2„ 5а3, 5b2,, 5b3 и g (подчеркнуты) $ 1000 0110

1110 0000) .

Йа этом цикл "Запись" заканчивается.

Надо отметить, что в данных примерах для простоты описания работы устройства был рассмотрен случай записи в память N одинаковых и разрядных кодовых слов.

При этом согласно модифицированной структуре поднатрнн (НрJ трех-. мерного кода с контролем по нечетности строк и столбцов в каждой пло-. скости кодовой матрицы (фиг.З), каждая п-разрядная строка и каящый иразрядный столбец двумерного кода (где п — четное число, например четыре) содержит минимум одну "единицу" (например, 0001) и минимум один: "нуль" (например, 1110). По-. этому каждое и -разрядное слово лву2 мерного модифицированного кода II (n-1), формируемое в режиме "Запись" для 1-ro блока памяти, должно содержать минимум 2k "единиц" или

2И "нулей" (где К = и-1). Поэтому в каждый из 0 блоков памяти не может быть записана и, следовательно, в режиме "Чтение" не может быть счи» тана комбинация, соостоящая из и

"нулей" или па- "единиц", так как при этом каждая и-разрядная строка и каждый и-разрядный столбец подмат» рицы PH <) трехмерного кода будет со держать четное (неправильное) число единиц, например ОООО или 1111, что обязательно Обнаружится устройством в режиме "Чтение" (индикатором не.исправностеи 5 ).

1649) f 5

Таким образом, модифицированная структура примененного в устройстве кода позволяет обнаружить (и исправить) пакет однонаправленных ошибок типа "и нулей или "и единиц", воэ- 5

1t (2 никающий при отказах любого из N блоков памяти, а также обнаружить (и исправить) в режиме "Чтение" ошибки, внесенные в кодовое слово при за- 10 писи в память, которые предварительно были исправлены в режиме "Запись" методом "обнуления": внесением в 1-й блок памяти многобитовой (обнаруживаемой) ошибки вместо трехбитовой (необнаруживаемой) ошибки.

В режиме "Чтение" в устройстве реализуется синдромно-мажоритарный алгоритм декодирования с адаптацией, что позволяет устройству исправлять

N одиночных ошибок (при независимом их возникновении в каждом иэ N блоков памяти), а также (2-и )-битовые

2 ошибки одного из N блоков памяти.

Декодирование информации в режи- 25 ме "Чтение" происходит в два этапа.

На первом этапе на управляющий вход 13 устройства поступает "0", перестраивающий индикаторы неисправностей на работу в режиме "Чтение" ,и разрешающий считывание (N-n2)-разрядной информации из N блоков памяти на входы 8 -8 (устройства. На первом этапе декодирования трехмерного кода используются блоки 1, 2, 4 и

5. В блоках 1(-1 я происходит исправление одиночной (корректируемой) ошибки каждого .из блоков памяти и формирование (на выходах 14) первой группы скорректированных значений 40

1ДО-НДО входа 8 устройства, а в индикаторах неисправностей 5<-5 g происходит обнаружение двойной и пакетной ошибки (некорректируемой) ошибки каждого из N блоков памяти и фор- 45 мирование (на выходах 15 и 16) признаков некорректируемой НКО -НК0 1 и корректируемой КО1-К011 ошибки блоков памяти. Одновременно в блоках свертки по модулю два 2, 2п., 2 проверкой на четность каждого ребра кодовой матрицы (фиг.3) формируется (на выходах 17) третья группа разрядов синдрома t(1, ) m, / п, а в блоках

Z коррекции ошибок 4 -4N формируется /

55 (на выходах 18) вторая группа скорректированных значений 1Д1-БД1 входа

8 устройства df (вх) + / 1, dm (вх)+

+ m, а Т (x) + У

На этом первый этап декодирования заканчивается.

На втором этапе используются блоки 6 и 7. В блоке 7 происходит анализ

2N-разрядного кода ошибки, сформированного на контрольных выходах 10 и

11 устройства, и формирование на выходах 12 -12„ устройства четырехразрядного кода "Of10" или "1010" — признаков корректируемой или некорректируемой ошибки устройства в режиме "Чтеtt ние, а в коммутаторах-корректорах

6 -6 происходит. "исправление" одиночной некорректируемой ошибки каждого из N блоков памяти (методом адаптации) и формирование на выходах

9(-9 устройства третьей группы окончательно скорректированных значений

1Д (вых) - Ng (вых) по формулам:

Д(в } = (йКО A 1ДО) Y

М(НКО А 1 Д1}., В конце. цикла Чтение" (после формирования на выходе 12 устройства кода "0000" — признака отсутствия ошибок или "0110" — признака корректируемой ошибки устройства в режиме

"Чтение" ) скорректированная (Nn )— разрядная информация считывается с выходов 9 устройства на выходную магистраль данных.

На этом цикл пЧтение() заканчивается.

На первом этапе декодирования в каждом блоке 1Р реализуется синдромно-мажоритарный алгоритм декодирования (фиг,2), который заключается в следующем. При отсутствии ошибок в

2 и разрядах информации, считанной из 1-го блока памяти, информация проходит с входа 8р устройства: 1Д (вх) на выход 14 блока 1g. 1ДО без изменения, так как на выходах генератора 19Р кода ошибок формируется "нулевой" синдром, поэтому значения (dm (вх) + t(i)m dm (вх) + )()) хавха-,. го сигнала входа 8Р, сформированные в блоках 22 и 23 блока 1(), совпадают на входе каждого мажоритарного элемента 24 с первыми, считанными из памяти значениями (Im (вх) информационного входа 8о. На выходах индикаторов неисправностей 5 -5 1 со1 храняются "0". !

Если в каждом иэ N блоков памяти возникают только одиночные ошибки (возникновение 1-N одиночных ошибок вйО = (dm(ax) d m)V (Йт(вх) d mgV

Vtdm dm), 1 где d m = Йп(вх} + OLi, d m = dm(ax) + Pj, Например, при искажении девятого разряда информации 1-го блока памяти символа 186 кодовой матрицы (128,64) трехмерного кода (фиг.3). мажоритарный элемент 24> каждого блока 11 -11Й реализует функцию (фиг.5):

9ЙО = Й9(вх) (Й9(вх)+ 9(33»/ Й9(вх)х

) fd9 (вх) + 1 j )/ jd9 (вх) + 0 3) )(.

«(а9(вх) + Р1), 30

При возникновении одиночной ошибки в 1-м блоке памяти на выходах 10 и 11 индикатора неисправностей 5 появляется,код "01" (корректируемой ошибки 1-го блока памяти) по формулам 45

"КО " = ("Зн") (М л. 7 )) х

Х ((»(1 V ... Щх-1 V»К i,+ lV ...»В(в)» ((31Ч ...V fjj-1 Н(93+1» . V(I )(50

"HKO " = ("Зп") ("КО ") х е

w (о(1Ч ...ч оС n V p1Ч ... V г«, Зти формулы означают, что код "01"

55 (корректируемой ошибки 1-го блока памяти) формируется на выходах 15 и

16 при появлении только одного единичного разряда синдрома()(1- 0(n или

19 16496 является для устройства корректируемой ошибкой), то код ошибки, полученный на выходах 15 и 16 генератора 19(, имеет следующий вид: на контрольных выходах 15о и 160 одновременно появляются единичный" разряд синдрома OLi и "единичный" разряд синдрома pj а на остальных (2n-2) выходах 15 и 16о сохраняются 0 . На выходах сумматора 22щ и

II 11

23 по модулю два, где m = n (1)+1 формируются два инверсных значения одного искаженного символа входа 8 устройства: dm (вх) + i и с(ш (вх)+

+ p j, йоступающие на второй и третин вход мажоритарного элемента, (армируя на выходе 14 блока 1() инверсное (т.е.исправленное) значение ххх«»0 символа (."«ш (Вх) по формулам:

15 20 1 — )n а код "10" (некорректируемой: двойной им пакетной ошибки

1-ro блока памяти) формируется при появлении двух или более "единиц" в разрядах синдрома 0 1 в gn или ф1п, причем в режиме Чтение" код

1 ошибки 1-ro блока памяти "0111 или

"10" формируется в парафазном виде в то время, как в режиме "Запись" код ошибки имеет вид "11", т.е. в режиме "Запись" KOg = НКО . Это различие учитывается блоком 7, обнаружения ошибок, который, анализируя

2N-разрядный код ошибок (признаков ошибок N блоков памяти), формирует четырехразрядный код на выходе 12 (признаков ошибки устройства) в режиме "Запись" или "Чтение" по разным формулам.

Работа блока 7 в режиме. "Чтение" запрограммирована по формулам:

"Них" = (НКО„+ КО„) ч

° ° .V(HKO„+ KON), "ко" = ((ко, V ... ») ков)х

)х (НКО„7 ... НКО„)) Ч (НКО KO )

А(НКО„ОКО,) V ... Ч{НКО, g КО ).У V (НКО(„М КО ) V ... Ч (НКО„9 КО„)("НКО" = ("Нпчш") ("КО").

Из этих формул видно, что в режиме "Чтение" на выходах 12 устройства.могут появиться только две разрешенные комбинации: "01 10" (приз.9 .нак корректируемой ошибки устройства) или "1010" (некорректируемой ошибки устройства). Появление любой: другой "ненулевой" комбинации расценивается как "занрещенная", т.е, свидетельствует о неисправности в самой схеме контроля. и

Таким образом, корректируемой ошибкой устройства (в режиме "Чте- " ние") является возникновение одиноч" ных ошибок в N блоках памяти, которые независимо исправляются в блоках 1 — 1 /, реализующих мажоритарно-синдромный . алгоритм деко,цирования, или возникновение на

I входах 8 устройства только одной (двухбитовой или пакетной) некорректируемой ошибки в 1-м блоке памяти, которая исправляется в коммутаторах

6 -6 ч методом "адаптации": отклю2l

011 1

111 0

011 1

000 1

55 чением от выхода 9 устройства выходов 14 блока 1 и подключением к выходу 9 устройства выходов 18 блока коррекции ошибок 4««. В данном случае возникновение одиночной некор5 ректируемой ошибки на входах 8 устройства, на контрольных выходах устройства сохраняются "О", на контрольных выходах 10 устройства появляется унитарный N-разрядный код некорректируемой ошибки блоков памяти:

НК0 (mo LI е ю ю mO<» Ii 1»КО«1/ ° в вЧ нкс„)

15 а на выходах 12 устройства формируется код "0110" карректируемай ошибки устройства.

Если же на входах 8 устройства появляются две и более некорректиру- 20 емые ошибки (например, при отказах двух блоков памяти или отказе одного блока памяти и возникновении одиночной ошибки в другом блоке памяти и т.п.), на контрольных выходах 10 и

1 1 устройства появля»отся две и более

"1", а на выходах 12 устройства формируется код "1010" некарректируемой ошибки устройства, и работа устройства прерывается. 30

Рассмотрим работу устройства в режиме "Чтение" в случае полного отказа одного из И блоков памяти при реализации в устройстве трехмерного кода (128,64) с параметрами n = 4, И = 2n = 8, кодовая матрица которого представлена ня фиг.3.

При полном отказе пятого блока памяти (и. отсутствии ошибок в других блоках памяти) на входе 8> возникает 40 пакет од»»онапрявленных ошибок типа

« 16 нулей" или "16 единиц":

Согласно модифицированной структуре примененных в устройстве двумерных кодов: с контролем по нечетности строк и столбцов и с контрольным разрядом по нечетнасти С, кодг«вая подматрица (Н ) которого пред" ставлена на фиг, 3, при появлении на входе 8 устройства пакета аши„5

- «« «« «« бок типа " 1 6 нулей" или " 1 6 единиц каждая строка и столбец коровой мятрицы будет содержать четное (запрещенное) число единиц, при этом ня выходах 15 и iá генератора 19;- копя ошибок формируется "единичный" васьмиразрядный код синдрома: «111 «111, соответствующий пакетной ошибке 5-га блока памяти, Анализируя данную комбинацию синцрома, индикатор, неисправностей 5.. сформирует на выходах 10 и 11 кау, некорректируемой ошибки "10" пятого блока памяти. Ня контрольных выходах

«1 устройства сохраняются восемь "0", а на выходах 10 формируется унитар»»ь»й восьмиразрядный кор 00001000. Анализируя 16-разрядный код ашибк»» h» контрольных выходах 10 и 11 устройства, блок 7 сформирует на выходах 12 четырехразрядный код "01.10" к« рректируемой ошибки устройства. В блоках .

21-28 и в блоке 4 коррекции аш»»бак формируется вторая группа скорректированных значений входа 8 устройства, которая по выхорям 18 (вторым информационным входам каьп»утятсра 6 ) поступает на информационный выход

9 устройства. Однавреме;«на на информационные выходы 9, -9< « 9 - 9 устройства поступают первь»е группы скор= ректированных значений вхаров 8» — 8,, 8 - 8- устройства (c выходов 14 блаков 1» - 1q 1«. 18), так як нг управля:с ««е»» ьходе коью»утятара 6> присутствует "1" (контрольный выход 10

»« cT»otic: a), а ня управляюще; ««xo«»e коммутаторов 6,. -6, 6 и 6 < — "0" (контрольные выходы 10 -10«, 10 -10 « устройстьа) . Затем скорректирован»»ая

128-разрядная информация считывается с выходов 9« -9 устройства "«a выходную магистраль данных.

Если, например, г. пятом блоке ïaмяти было записано кодовое слава при отказе 5-ro блока памяти типа ,единиц на входы 8 устраиства поступит информация с шестью искаженными символами С, а2, S6, Ь1, Ь2, ЪЗ, в разрядах соответственно

di, d8, 69, d13, 614 и d 15 пятого блока памяти, на выходах 17 блоков свертки по модулю два 2», 2, 23

1649615

2), 2,, 2,„и 2 сформируются шесть ва): 1di, Bd1, 9di, 13d1, 14d1 и 15d1 единичных разрядов синдрома: 1, )8, а на остальных десяти выходах 18 бло (9, 13, 14 и (15, а на выходах ка 4 сохраняются "1" (правильные десяти других блоков свертки 2 (из значения десяти (из шестнадцати) сим-! общего числа 16) сохранятся "0". волов входа 8 устройства, Затем в

На выходах шести сумматоров по коммутаторе 6 происходит исправле;

5 модулю два блока 4 сформируются ние шести искаженных символов вхсда ,"0" (исправленные значения шести ис- 8 устройства по формулам: каженных символов входа 8 устройст5Со (BbIx) = (НКО ) ° (1dO) V (HKO<) 1 5СО (вх) + g 1)

5а2 (вых) = (НКО5) (8d0) 7 (HKO ) (5а2(вх) + у81;

586 (вых) = (НКО ), (од0) 4 (НК05) 586(вх) + tI 9)

5b1 (вы ) = (HK0b) (13d0) Ч(НКО )Г5Ь1(вх) + у13J . 5b2 (вых) = (НКО ). (14d(0 Ч(НКО ) (вЪ2(вв) + 1 141

5ЬЗ (вых) = (НКО ) (15d0)V(HKO ) (5ЬЗ(вх) + f15

При отсутствии ошибок (если бы символ Sá, поступивший на вход 8,бып неискажен) правильно сформированное кодовое слово выглядело следующим образом:

30 (Пример а) 55 (Пример в) 1 (Пример б) На выходах 9 формируется 128-разрядное кодовое слово с шестью исправленными символами входа 8 устройства

Аналогично исправляются все девять информационных разрядов: Со $1-S8 и контрольный разряд g пятого блока памяти.

Рассмотрим случай исправления одиночной некорректируемой ошибки, внесенной в кодовое слово при записи (обнулением семи контрольных разрядов пятого блока памяти), Этот случай бып рассмотрен при описании работы предлагаемого устройства в режиме "Запись" (пример 4 и E ) и заключается в следующем.

В режиме записи в память на входы

8 устройства поступило четное девятиразрядное сообщение с одним искаженным символом 5S6 = "1" (подчеркнут): 100 011 111. На выходах 14 блока 1 сформировались семь конт5 рольных разрядов пятого блока памяти с двумя направильными символами а3

"0" и Ъ1 = "1", т.е. для записи в память сформировалось 16-разрядное кодовое слово двумерного кода подматрицы )H

Как было описано выше, данная трехбитовая ошибка двумерного кода является некорректируемой ошибкой устройства (B I)e e TeHH ), T KBK.

40 при считывании кодового слова (пример б) из 5-го блока памяти на выходах 15 и 16 генератора 19 кода ошибок был бы сформирован синдром:

0001 0001, который индикатор .неисправности 5,) воспримет за корректируемую одиночную ошибку в разряде

g, в результате чего вместо некор5 ректируемой трехбитовой ошибки в разрядах 5Sá, 5аЗ и 5Ъ1 будет ложно

50 "исправлена" ошибка в разряде 8 -, и на выходы 9 устройства поступит кодовое слово уже с четырьмя ошибочными символами (подчеркнуты):

26

1649615

Поэтому в предлагаемом устройстве реализуется мажоритарно-синдромный алгоритм кодирования с "адаптацией" (обнулением контрольных разрядов двумерного кода). Кяк было опи5 сано выше, при поступлении ня вход

8)! устройства информации с одним искаженным символом контрольные разряды 1-го блока памяти, сформирован10 ные на выходе 14 блока 1 "обнуляются в коммутаторе 6, на управляю!! щий вход которого поступает "1".

Поэтому, если, например, на входы 8 устройства поступит информационное сообщение 100 011 111, в режиме "Запись" в пятый блок памяти будет записано не кодовое слово (пример б), а кодовое слово с "нулевыми " контрольными разрядами, содержащее шесть ошибочных символов: S6, а2, аЗ, b2, ЪЗ, g (подчеркнуты): (Пример r)

При декодировании данного кодового слова на выходах 10 и 11 устройства появится код "10" некорректируемой ошибки 5-го блока памяти, которая является корректируемой ошибкой устройства, так как на входы индикатора неисправностей 5 посту- 35

5 пит синдром 0101 1111, на входы блока 7 — код ошибки "00001000 00000000", соответствующий некорректируемой ошибке пятого блока памяти и на выходах 12 сформируется код 0110 — признак корректируемой ошибки устройства. Кодовое слово (пример г} исправится методом !)адаптации)! в коммутаторе 6, и на выходе 9 устройства появится кодовое слово (пример а).с шестью исправленными символами: 5$6 (вых), 5а2 (вых), 5я3 (вых), 5b2 (вых), 5ЬЗ (вых), 85 входа 8 устройства (подчеркнуты):

Реализация в устройстве синдромноажоритарного алгоритма кодирования декодирования с адаптацией" позволяет исправлять ошибки! внесенные в кодовое слово при записи в влиять.

При кодировании ))адаптация! позволяет записать в 1-й блок памяти кодовое слово с многобитовой ошибкой, обнаруживаемой, а следовательно, исправляемой в режиме Чтение)!. При декодировании адаптация позволяет иc править (на втором этлпе декодирования} любую многобитовую ошибку 1-го блока памяти, внесенную (методом адаптации) при записи в память.

Работу блока 7,)рассмотренную отдельно для режиме Запись! и Чтение можно выразить более простыми формулами, общими для режима кодирования и декодирования информации.

Работа блока 7 — формирование сигналов на выходах 12! ("НпЗп"), 12э ("Нп4т") 12, ("КО") и 12„. ("НКО") †. в общем виде запрограммирована по формулам:

"НпЗп" = (НКО, КО) V ! ..Я (НКО„КО „), "Нп4ш" = (HKO< + КО )(t...

„V (НКО + КОд);

"KO" = ((КО, V ... V КО ) х

Х (НКО, 1i ... V НКО)) (НКО ) х

K((HKQ,>t KO)))t ... A (нкО!. Ч !.О! )А (НКОр„„V КО,, ) Л ... Л (НКО„ )t КО

"НКО" = ("КО") ° (™НпЗп" 7 )!Нп4ш()}

Последняя формула означает, что сигнал "НКО! формируется как в режиме "Запись!, так и в режиме Чтение" на выходе 12 устройства при поступлении на входы блока 7 "ненулевого" кода синдрома, который при этом не совпадает ни с одной из "разрешающих"комбинаций, .соответствующих корректируемой ошибке "КО" устройства. Из формул видно, что сама информация об ошибке — сигналы на выходах 12 (HKO) и 12 g (КО) и сигналы на выходах 12> (Hn4m) и 12! (НпЗп} — формируются в паряфязном коде (01) или (10) .

Таким образом, сама информация об ошибке в преплагаемом устройстве формируется на всех этапах в корректирующем коде: код ошибки на входе и выходе индикаторов неисправностей 5, -5 и код ошибки на вы1649615, % <6e Ри2. 2 ходе 12 блока 7. Поэтому в устройстве обеспечивается контроль всех цепей коррекции и обнаружения ошибок самого. устройства. При этом неисп5 равности caMoro устройства исправляются или обнаруживаются наравне с ошибками в блоках памяти.

;формула из о бр ет ения

Устройство для обнаружения и исправления ошибок в блоках памяти, содержащее блок генераторов; кода и исправления ошибок, блок обнаружения ошибок, выходы которого являются первой группой кон рольных выходов устройства, о т л и ч а ю щ ее с я тем, что, с целью повышения корректирующей способности устройства, в него введены с второго IIo

N-й блоки генераторов кода и исправления ошибок, где N — - число блоков . памяти, группа блоков свертки по модулю

I два по числу разрядов блоков памяти, 25 группа из N блоков коррекции ошибок, группа из N индикаторов неисправно стей и группа из N коммутаторов,информационные выходы которых являются информационными выходами устройства,, 30 входы блоков генераторов кода и исправления ошибок являются информаВ ционными входами устройства и соединены с соответствующими входами соответствующих блоков свертки по модулю два группы и входами первой группы соответствующих блоков коррекции ошибок группы, входы второй группы которых соединены с выходами блоков сумматоров по модулю два группы, выходы блоков коррекции оши- бок группы соединены с информационными входами первой группы соответ- ствующих блоков коммутаторов группы, информационные входы второй группы которых соединены.с информационными выходами соответствующих блоков генераторов кода и исправления ошибок, контрольные. выходы которых соединены с информационными входами соответствующих индикаторов неисправностей группы, выходы котбрых соединены с входами блока обнаружения ошибок и являются второй группой контрольных выходов устройства, управляющие входы индикаторов неисправностей группы объединены и являются управляющим входом устройства, управляющий вход каждого блока коммутаторов группы соединен с выходом некорректируемой ошибки соответствующего индикатора неисправностей группы

1649.з 15

1649615

164 3615

Составитель М.Лапушкин

Техрер м.Пидb Корректор С.Шекмар

Редактор А.Лежнина

Заказ 1525 Тираж 352 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101