Парафазный триггер

 

Изобретение относится к вычислительной технике и может быть использовано при построении дискретных систем повышенной надежности. Цель изобретения - повышение достоверности работы триггера. Поставленная цель достигается с помощью элементов И 1,3, 4,9-11, элементов ИЛИ 2,5, сумматоров 6-8 по модулю два и элемента НЕ 18. Триггер позволяет обнаружить ошибочные комбинации 00 или 11, поступающие на его входы 12, 13 и 14,15, а также константные неисправности элементов, входящих в его состав. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

У)

15

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4651413/24 (22) 13.02.89 (46) 15.05.91. Бюл. Р 18 (72) Н .Н .Новиков, А.Н .Гришуткин, Х.И. Рухая и К Л. Пхакадзе (53) 681.3(088.8) (56) Селлерс Ф. Методы обнаружения ошибок в работе ЭЦШ1. 11.: Мир, с.160, Фиг. 9.4.

Авторское свидетельство СССР

Ф 4256897/24, кл. G 06 F 11/00, 1987. (54) ПАРАФАЗНЫЙ ТРИГГЕР (57) Изобретение относится к вычисли„.Я0,ы 1649546 А 1 (51)5 С 06 F 11/00, 0 11 С 29/00

2 тельной технике и может быть использовано при построении дискретных систем повьппенной надежности. Цель изобретения — повышение достоверности работы триггера. Поставленная цель достигается с помощью элементов И 1,3, 4,9-11, элементов ИЛИ 2, 5, сумматоров

6-8 по модулю два и элемента НЕ 18, Триггер позволяет обнаружить ошибочные комбинации 00 или 11, поступающие на его входы 12, 13 и 14,15, а также константные неисправности элементов, входящих в его состав. 2 ил.

1649546

Изобретение относится к. вычислительной технике и может быть использовано нри построении дискретных систем повышенной надежности.

Цель изобретения — повышение достоверности работы триггера.

На фиг. 1 приведена функциональная схема парафазного триггера; на фиг.

2 — таблица состояний функции неисправщ костей парафазного триггера.

Парафазный триггер (фиг. 1) содержит пятый элемент И 1, первый элемент

ИЛИ 2, четвертый и шестой элементы

И 3 и 4, второй элемент ИЛИ 5, сумматоры 6-8 по модулю два, первый, второй и третий элементы И 9-11, разряды 12 и 13 единичного входа парафазного триггера, разряды 14 и 15 нулевого входа парафазного триггера, выходы 16 и 17 парафазного триггера, элемент IF. 18, вход 19 задания рехжма работы и установочный вход 20 парафазного триггера.

Триггер. работает следующим обра- д зом.

Перед началом работы подается управляющий сигнал на вход 20 парафазного триггера. Функционирование триггера в исправном и неисправном состояниях представлено .с помощью таблицы функций неисправностей на фиг. 2..

Входные воздействия с весовым состоянием О, 1, 2,3,4, 7,8, 1 1, 1 2, 13, 14, 15 являются запрещенными для триггера. При их поступлении сумматоры 6 и 7 по модулю два формируют.на выходах 16 и 17 парафазного триггера код (00 >, который свидетельствует о поступлении этих запрещенных входных воздействий или о возникновении неисправности в элементах триггера. При возникновении неисправностей в элементах триггера на его выходах 16 и 17 может формироваться код (11 ) . Признаком

45 правильного функционирования триггера является формирование на его выходах

16 и 17 кода (01) нли (10 ) . Табли. ца функций неисправностей (фиг,2) составлена для случая, когда входные воздействия поступают в следующей по- 50 следовательности: 5,6,9,10, Неисправность типа константы О элемента И 1 проявляется на выходах 16 и 17 парафазного триггера в том случае, если триггер находится в единичном состоя- 55 нии (q, = 1, q = О), а для его перевода в нулевое состояние подается входное воздействие с весовым состоянием 6, Неисправности типа константы

О элементов И 3 и 4 проявляются на выходах 16 и 17 при подаче входного воздействия с весовым состоянием 5 и подачей команды "Установка в "О" на вход 20. Правильность функционирования сумматоров 6 и 7 по модулю два, и элементов И 9-11 проверяется путем подачи входных воздействий с весовым состоянием 1 и 8. Проверка функционирования сумматора 8 по модулю два, элемента IIR 12 и элемента И 9 осуществляется путем подачи входного воздействия с весовым состоянием 6 и управляющего воздействия на вход 19 парафазного триггера, Изобретение обеспечивает повьппение достоверности функционирования триггера за счет формирования кода () ) или C 11 > на выходе триггера п поступлении на его входы запреще х входных воздействий или при появлении неисправностей типа константы О или константы 1 в самом триггере. Достоверность функционирования повышается на величину, пропорциональную вероятности появления таких неисправностей, Кроме того, достигается повышение контролепригодности триггера за счет обеспечения фиксации всех возможных одиночных неисправностей типа константы О и 1 на выходах элементов триггера.

Формулаизобретения

Парафазный триггер, содержавший три сумматора по модулю два и пять элементов И, причем первый и второй входы первого сумматора по модулю два подключены соответственно к первому и второму разрядам единичного входа парафазного триггера, первый и второй входы второго сумматора по модулю два подключены соответственно к первому и второму разрядам нулевого входа парафазного триггера, выходы первого, второго и третьего сумматоров по модулю два соединены с соответствующими входами первого элемента И, выход которого соединен с первыми входами второго и третьего элементов И, выходы которых являются соответственно прямым и инверсным выходами парафазного триггера, отличающийся тем, что, с целью повьппения достоверности работы триггера, в него введены элемент HF., два элемента ИЛИ и шестой элемент И, причем выходы четвертого

46 6 левого и второму разряду единичного входов парафазного триггера, выход шестого элемента И соединен с вторым входом второго элемента ИЛИ, выход которого соединен с вторым входом третьего сумматора по модулю два и первым входом шестого элемента И, второй вход которого подключен к второму разряду единичного входа парафазного триггера, третий вход второго элемента ИЛИ подключен к установочному входу парафазного триггера, вход задания режима работы парафазного триггера через элемент flF. подключен к третьим входам пятого и шестого элементов И.

5 16495 и пятого элементов И соединены с первыми входами соответственно первого и второго элементов ИЛИ, выходы которых соединены с втофьии входами второго и третьего элементов И соответст5 венно, второй вход первого элемента

ИЛИ подключен к первому разряду единичного входа паарфазного триггера, выход первого элемента ИЛИ соединен с первым входом третьего сумматора по модулю два и первым входом четвертого элемента И, второй вход которого . подключен к второму разряду нулевого входа парафазного трнгге15 ра, первый и второй входы пятого элемента И подключены соответственно к первому разряду нуСоставитель В. Гречнев

РедактоР А. ОгаР ТехРед Л,олийнык Корректор Н.Ревская

Заказ 1522 Тираж 423 . Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óèãoðîä, ул. Гагарина, 101

Парафазный триггер Парафазный триггер Парафазный триггер 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано при построении оперативных запоминающих устройств с самоконтролем

Изобретение относится к вычислительной технике и может быть использовано при построении вычислительных комплексов

Изобретение относится к вычислительной технике и может найти применение в запоминающих устройствах Цель изобретения - повышение достоверности контроля и производительности устройства

Изобретение относится к вычислительной технике и может быть использовано при создании запоминающих ус гройгств на цилиндрических магнитных пленках (ГМП)„ Целью изобретения является повышение надежности и бь-ст родейс вия устройства Устройство содержит генератор 1, триггеры 2-4 управления , распределители импульсов 5-7, гчетчики пиктов 8-10, блек уп- : рэвлрш я 11 счетчиком адреса, триггер контроля (2, блок 13 управления разрядным током, элемент ИЛИ 14, элеме IT И 15, триггер улрг.рлсния 16, реьерсмвнпи счетчик 17, дешифратор -.,;-,- адреса 18, опох анализа 9 сигнала к матрицу 20 пагят1:

Изобретение относится к области вычислительной техники, в частности к запоминающим устройствам со встречной коррекцией ошибок, и мохет быть использовано прл создании интегральных схем

Изобретение относится к вычислительной технике и может быть использовано при построении контроленригодных запоминающих устройств

Изобретение относится к вычислительной технике и может быть использовано при конструировании оперативных запоминающих устройств

Изобретение относится к вычислительной технике и может быть использовано при разработке быстродействующих постоянных запоминающих устройств с коррекцией ошибок

Изобретение относится к автоматике и вычислительной технике и может быть использовано в высокопроизводительных системах сдвига информации

Изобретение относится к вычислительной технике и может быть использовано в устройствах контроля и диагностики неисправностей

Изобретение относится к автоматике и вычислительной технике и может быть использовано в качестве контроллера АСУ технологическими процессами

Изобретение относится к вычислительной технике и может быть использовано для коррекции программы ЦВТ

Изобретение относится к вычисли тельной технике и предназначено для г И./ № контроля циклических последовательностей импульсов

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах передачи данных

Изобретение относится к вычислительной технике и может использоваться в системах тестового диагностирования цифровых объектов

Изобретение относится к автоматике и вычислительной технике и может быть использовано в диагностической аппаратуре,

Изобретение относится к автоматизированным системам контроля и измерения параметров сигналов и может быть использовано для контроля больших и сверхбольших интегральных схем, а также на их основе цифровых устройств
Наверх