Формирователь тестов

 

Изобретение относится к вычислительной технике и может быть использовано при автоматическом контроле микропроцессорных устройств. Цель изобретения - повышение полноты тестов за счет формирования многосвязных последовательностей кодов микротестов. Управление процессом формирования тестов с помощью многосвязной цепи Маркова позволяет повысить обнаруживающую способность (полноту) формируемых тестов за счет обеспечения условий загрузки, проявления и транспортировки неисправностей. 5 ил.

СОЮЗ СОВЕТСК : iX

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

Р1) 5 G 06 F 11/ 6

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А 8TOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4660362/24 (22) 09.03.89 (46) ()7.07.91. Бюл. Р 25 (71) Кишиневский политехнический институт им. С.Лазо (72) А.А.гремальский и С.М.Андроник .(53) 681.3(088.8) (56) Авторское свидетельство СССР

Р 1552 185, кл . G 06 F 11/26, 1988 .

Авторское свидетельство СССР

)1 1291986, кл. G 06 F 11/26, 1987. (54) ФОРМИРОВАТЕЛЬ ТЕСТОВ (57) Изобретение относится к вычислиИзобретение относится к вычислительной технике и может быть использовано при автоматическом контроле микропроцессорных устройств.

Целью изобретения является повышение полноты тестов за счет <Ъормирования многосвязных последовательностей кодов микротестов.

На Лиг. 1 представлена структурная схема формирователя; на фиг. 2— схема узла выдачи теста; на фиг.3— схема блока многосвязной цепи Маркова; на Лиг. 4 — схема блока формирования последовательности кодов микротестов; на Лиг. 5 — схема блока управления.

Формирователь тестов (Лиг. 1) содержит генератор 1 псевдослучайных кодов, узел 2 выдачи теста, блок 3 многосвязной цепи Маркова, блок 4 формирования последовательности кодов микротестов, блок 5 управления.

Узел 2 выдачи теста (Лиг . 2) содержит мультиплексор 6, буферный ре„„SU„„1661769 А 1

2 тельной технике и может быть исполь= зовано при автоматическом контроле микропроцессорных устройств. Цель изобретения — IIoBbIIUPHHe полноты тестов 3а счет Аормирования многосвязных последовательностей кодов микротестов.

Управление процессом Аормирования тестов с помощью многосвязной цепи

Маркова позволяет повысить обнаруживающую способность (полноту) Ьормируемых тестов за счет обеспечения условий загрузки, проявления и транспортировки неисправностей. 5 ил. гистр 7, триггер 8, элемент ИЛИ 9 и элемент 1 ) задержки.

Блок 3 многосвязаной цепи Маркова (лиг. 3) содержит группу регистров 11, образованную регистрами 12.1 — 12 2r, где r — связность цепи Маркова, гене- о ратор 13 псевдослучайной последова- ф тельности, блок 14 памяти, регистр 15. ф )

Блок 4 Аормирования последователь- > ности кодов микротестов (Лиг. 4) содержит генератор 16 псевдослучайной последовательности и блок 17 памяти.

Блок 5 управления (Лиг. 5) содержит первый дешифратор 18, втор и . дешифратор 19, образованный элементами И 20-23 и элементами ИЛИ 24-26, генератор 27 тактовых импульсов, группу триггеров 28, образованной триггерами 29 — 31, тр етий дешифратор 32, образованный элементами И 33-39 и элементами ИЛИ 4()-42.

Для пояснения работы формирователь тестов воспользуется следующей структурой команд микропроцессора.

1661769

Команды микропроцессора имеют переменную длину и могут состоять из 1, 2 и т.д. слов. Микропроцессоры типа

1ЛТЕ 8080 имеют одно-двух †трехслонн

5 команды, где длина одного слова составляет один байт.

Формирователь работае следующим образом.

Порождаемая тестовая последовательность рассматривается как двухсвязная цепь Маркова. В исходном состоянии триггеры ?9-31 установлены в нулевое состояние.

Заданная r-связная цепь Маркова может быть представлена в виде

8=(8;), Р= I)P;; It »P, где S — множество состояний цепи, каждому состоянию 8 собтветст) вует определенньп) класс команд;

P — матрица переходных вероятностей r-связной цепи;

1 — число всевозможнь(х последовательностей S длины r из сос- 5 тояний множества S, т.е.

S (S .),, $(г,,....Sg )., Б ())

P" — вероятность перехода на такте

\)

t в состояниИ S при условии, что в предыдущих тактах (t-1), (t-2)..., t-r) цепь Маркова переходит через состояния последовательности S;

А

S,= St-) ° 8 -poi ° ° ° Ве-(°

В регистры 12.1-12.2r в исходном состоянии загружают коды состояний некоторой цепочки S;, принятой за на— чальную. При этом в регистр 12.1 загружают код состояния Б,, в регистр 12.2 — код состояния Я +, (и т.д, в регистр 12.7 — код состояния $) p 40

Представим каждый элемент Р; мат ) . рицы переходных вероятностей P. в виде

P . = g " 2 (где ()(— целое m — целое, э 1 ) определяюцее точность представления 45 элементов матрицы P. Представим матрицу P в виде модифицированной мат1= О,2 "- фицы А= tI О; lt ь.=0, P — 1, где число состояний цепи Маркова. Строка

А модифицированной матрицы А соот50 ветствует цепочке 8; и представляет собой числовую последовательность, состоящую из 5 серий, причем k ÿ серия соответствует состоянию S r-связ55 ной цепи Маркова и состоит из номеров k повторенных ()(; раз.В блок 14 памяти построчно загружают модифицированную матрицу А.

Информация, загружаемая в блок 17 памяти, определяется следующим образом: вероятность каждой, команды любого из классон Т, Т) =(Т,, Т -Т ) задается с помощью вектора V), j =1,Ð, вида V ll Г ll h где V —. вероят-.

) 9 9 Ъ ность порождения команды I при усло% вии, что блок 3 выработал код класса Т .

Представим каждьп) элемент V в виде V =p 2, где р,„— целое; тп

-(,1 целое, определяющее точность представления вероятностей команд внутри класса.

Представим вектор V в виде модифицированного вектора В,, В =

=;1Ь,el), с=0, 2 "-1. Вектор В представляет собой числовую последовательность, состоящую из h серий, причем

k-,ÿ серия, соответствуюцая команде

I) класса Т, состоит из кода команды I повторенного я „ раз. В блок

К

) к

17 памяти построчно загружаются модифицированные векторы В(,...,В .

Группа триггеров 28 образует память управляюцего автомата. Дешифратор 32 предназначен для определения текущего состояния управляюцего автомата и формирования выходных сигналов блока управления. Состояния управляюцего автомата кодируются следуюцим образом: а -000; а2=001; ОЪ=011; а% =010;3

65 110; 06-111; д) =102, где двоичными числами обозначены состояния триггеров 29 — 31

После загрузки исходных данных по сигналу "Пуск" генератор 27 тактовых импульсов начинает формирование тактовых импульсов. Поскольку триггеры

29-31 находятся в нулевом состоянии (состояние g, управляюцего автомата), первый тактовьп импульс через элементы И 33, ИЛИ 40 и 41 дешифратора 32 поступает на вход "Пуск" генератора 1 псевдослучайных кодов и на вход

"Пуск" блока 3 многосвязной цепи Маркова. При этом генератор 1 псевдослучайных кодов вырабатывает псевдослучайное число, которое поступает на первую группу информационных входов (вход D ) мульти1 плексора 6 узла 2 выдачи теста, à генератор 13 — псевдослучайное число, . которое поступает на первую группу адресных входов (вход А ) блока 14 памяти. Изменение адреса на входе А, запускает процесс чтения нз блока 14 памяти. При этом, в качестве адреса

1661769 строки используется содержимое реги— стров 12.1-12.r На выходе блока 14 памяти появляется номер некоторого состояния S(r-связной цепи Маркова.

Код поступает на информационные входы регистра 15.

Поскольку в состоянии g (код 000) выходы элементов И 33 и ИЛИ 26 установлены в единицу, по заднему фронту первого тактового импульса триггер 31 устанавливается в единицу (состояние

0(управляющего автомата). Второй тактовый импульс через элемент И 34 поступает на вход "Пуск" блока 4 Aop— мирования последовательности цепи Маркова. Генератор 16 вырабатывает псевдослучайное число, которое поступает на группу адресных входов (вход А() блока 17 памяти, а в регистр 15 фик- 20 сируется код f, который поступает на информационные входы регистра 12 ° 1, группы 11 и на группу адресных входов (вход A ) блок 17 памяти. Изменение адреса запускает процесс чтения 25 из блока 17 памяти. На выходе блока 17 памяти появляется код (первое слово) некоторой команды I из класса Т, с который поступает на вторую групйу информационных входов (вход D ) мультиплексора 6 узла 2 выдачи теста и на дешифратор 18 блока 5 управления . По заднему фронту второго тактового импульса триггер 30 переходит в единичное состояние (состояние Q управляюЪ щего автомата).

Третий тактовый импульс через элемент И 35 третьего дешифратора 32 поступает на "Вход 2" узла 2 выдачи тестя и на входы "Прием" и "Пуск" блока 3 многосвязной цепи Маркова. Триггер 8 узла 2 выдачи теста устанавливается в единичное состояние, коммутируя вход D мультиплексора 6 на его 45 выход. Рассматриваемый тактовый им— пульс, переходя через элемент ИЛИ 9 и элемент 10 задержки, фиксирует в буферный регистр 7 код команды Т, который поступает на выход формирователя. Одновременно генератор 13 псевдослучайной последовательности вырабатывает очередное псевдослучайное чис.— ло, которое поступает на первую группу адресных входов (вход А() блока 14 памяти, в регистр 12.1 записывается информация, поступающая с выхода регистра 15, т.е. код f, а в регистры

12.2 — 12.r — информация с выходов

6 регистров 1. .! — 12. r — 1 соответственно.

Содержимое регистров 12.1-12.r образует новый адрес строки, который поступает на группу адресных входов (вход А ) блока 14 памяти. Изменение адреса запускает процесс чтения из блока 14 памяти. На выходе блока 14 памяти появляется номер M очередного состояния S „ цепи Маркова, который поступает на информационные входы ре-, гистра 15.

В состоянии а управляющего автома3 та, в зависимости от значения сигнала на выходе 18;1 дешифратора 18 происходит следующее.

Если длина команды I равна единиC це, выход 18.1 дешифратора 18, выходы элементов И 23 и ИЛИ 25 находятся в единичном состоянии и по заднему фронту третьего тактового импульса триггер 30 сбрасывается в нуль (состояние с(управляющего автомата).

В противном случае, выход 18.1 находится в нулевом состоянии, а выход элемента И 22 — в единичном состоянии, по заднему фронту третьего тактового импульса триггер 31 сбрасывается в нуль (состояние + управляю-. щего автомата).

В случае, если длина команды равна единице, то следующий тактовый импульс вновь поступает на входы "Пуск" блока 4 и на вход "Вьдача" блока 3.

Генератор 16 вырабатывает очередное число, из блока 15 фиксируется код

M состояния S „ цепи Маркова, из блока 17 памяти считывается код очередной команды I из класса Т((„ который поступает на вход D мультиплексора 6 и на дешифратор 18 блока 5 управления, по заднему фронту текущего тактового импульса триггер 30 переходит в единичное состояние (состояние 0 управляющего автомата). Очередной так-. товый импульс поступает на "Вход 2" узла 2 и на входы "Прием" и "Пуск" блока 3. При этом в регистре 7 фикси" руется код команды I< генератор 13 вырабатывает очередное число, в ре-гистр 12.1 записывается код M поступающий с выхода регистра 15, а в регистры 12.2 — 12.r записываются коды, поступающие с выходов регистров

12.1 — 12.r-1 соответственно, запус. кается процесс чтения из блока 14 памяти и т.д.

1661 769

Если же команда Т имеет длину с больше, чем единица, то следующий тактовый импульс через элементы

И 36 и ИЛИ 42 поступает на "Вход 1" узла 2, устанавливает триггер н нуле-. вое состояние, подключает вход Р, мультиплексора 6 к его выходу и фиксирует состояние в буферном регистре 7 н качестве второго слова коман1О ды, код с выхода генератора 1. С приходом заднего фронта рассматриваемого тактового импульса триггер 29 переходит в единичное состояние (состояние (состояние Q< управляющего .автомата).

Очередной тактовый импульс через элементы И 37 и ИЛИ 41 дешифратора 32 поступает на вход Пуск" генератора 1, который вырабатывает очередное число. В состоянии а управляющего автомата в зависимости от значения сигнала на выходе 18.2 дешифратора

18 происходит следующее.

Если длина команды Т равна двум, 25

М выход 18.2 дешифратора 18, выходы элементов И 21 и ИЛИ 24 — 26 находятся н единичном состоянии, по заднему фронту тактового импульса триггеры 29 и 30 переходят в нулевое состояние, а триггер 31 переходит в единичное состояние (состояние g управляющего автомата).

В противном случае, выход 18.2 находится в нулевом состоянии, а выходы элементов И 20 и ИЛИ 26 находятся в единичном состоянии, по заднему фронту тактового импульса триггер 31 переходит в единичное состояние (состояние с1 управляющего автомата), В случае, если длина команды I равна 2, с приходом следующих тактовых импульсов аналогичным образом формируется следующий код слова команды.

Если же длина команды Т больше 2, очередной тактовый импульс через элементы И 38, ИЛИ 42, дешифратор 32, элемент ИЛИ 9, элемент 10 задержки фиксирует в буферном регистре 7 третье слово команды, получаемое через

50 мультиплексор 6 от генератора 1. По- скольку в состоянии g выход элемен6 та ИЛИ 25 установлен в единичное состояние, то по заднему фронту .тактового импульса триггер 30 сбрасывается н нуль.

Очередной тактовый импульс через элементы И 39, ИЛИ 41 дешифратора 32 поступает на вход "Пуск" генератора 1, который вырабатывает очередное число.

По заднему фронту тактового импульса триггер 29 сбрасывается в нуль (состояние g< управляющего автомата).

С приходом следующего тактового импульса начинается формирование следующего кода слова команды.

Таким образом, смена состояний д управляющего автомата обеспечивает формирование первого слова ко— манды, смена состояний Cl, 0 обеспечивает формирование второго слова

KoMBHJTb1 смена состОЯниЯ Яg Clg третьего слова команды и т.д.

Формула и з о б р е т ения

Формирователь тестов, содержащий генератор псевдослучайных кодов, узел выдачи теста, блок формиронания последовательности кодов микротестов, блок управления, при этом узел выдачи теста содержит буферный регистр, мультиплексор, триггер, элемент ИЛИ и элемент задержки, блок формирования последовательности кодов микротестов содержит первый генератор псевдослу-. чайной последовательности и первый блок памяти, блок управления содержит три дешифратора, группу триггеров и генератор тактовых импульсов, причем первый и второй выходы первого деши-, фратора соединены соответственно с первым и вторым входами второго дешифратора, группа выходов узла выдачи теста является группой выходов формиронателя, первый, второй и третий выходы второго дешифратора соединены соответственно с первым, вторым, третьим входами сброса соответствующих триггеров группы, первый выход третьего дешифратора соединен с входом сброса триггера узла вьдачи теста и первым входом элемента ИЛИ, выход которого соединен с входом элемента задержки, выход которого соединен с входом синхронизации буферного регистра, второй выход третьего дешифратора соединен с входом генератора псевдослучайных кодов, группа входов мультиплексора, группа выходов которого соединена с информационными входами буферного регистра, группа выходов которого соединена с группой выходов узла выдачи теста, третий выход третьего дешифратора соединен с вторым входом элемента ИЛИ и с.вхо1661769

I0 дом установки триггера узла выдачи теста, выход которого соединен с управляюцим входом мультиплексора, четвертый выход третьего дешифратора соединен с входом первого генератора псевдослучайной последовательности, группа выходов которого соединена с первой группой адресных входов первого. блока памяти, вторая группа информационных входов которого соединена с группой выходов третьего дешифратора, стробируюший вход которого соединен с выходом генератора тактовых импульсов и с входами синхронизации триггеров группы, группа выходов ко-, торых соединена с группой информационных входов третьего дешифратора, с пятого по девятый выходы третьего дешифратора соединены соответственно с третьего по седьмой входами второго дешифратора, вход установки треть его триггера группы триггеров соединен с выходом второго дешифратора, вход пуска генератора тактовых импульсов соединен с входом пуска формирователя, о т л и ч а ю ш и и с я тем, что, с целью повышения полноты тестов за счет формирования многосвязных последовательностей кодов микротестов, формирователь содержит блок многосвязной цепи Маркова, включакиций в себя второй генератор псевдослучайной последовательности, группу регистров, регистр и второй блок памяти, первая группа адресных входов которого соединена с группой выходов второго генератора псевдослучайной последовательности, вход которого соединен с десятым выходом третьего дешифратора, одиннадцатый и двенадцатый выходы которого соединены с входами установки первого и второго триггеров группы, выходы регистров группы соединены с второй группой адресных входов второго блока памяти, группа выходов которого соединена с группой информационных входов регистра, груп." па выходов которого соединена с группой информационных входов первого регистра группы и с второй группой адресных входов первого блока памяти, группа выходов которого соединена с группой информационных входов первого дешифратора н с второй группой информационных входов мультиплексора, 25 вход синхронизации регистра соединен с четвертым выходом третьего дешифратора, третий выход которого соединен с входом синхронизации регистров группы, группа выходов i-го регистра группы (i=1, г-1, r — число регистров группы) соединена с группой информационных входов (i+1)-ro регистра группы.

1661769

1661 169

9 10

ФУ8. 5

Составитель В,Ниянов

Техред А.Кравчук Корректор Н.РевскаЯ

Редактор А.Мотыль

Заказ 2125 Тираж 413 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101