Синхронный двоичный счетчик

 

Изобретение относится к вычислительной технике, в частности к электронным вычислительным устройствам. Цель изобретения - повышение быстродействия - достигается тем, что в устройство, содержащее D-триггеры 1 - 6, введены элементы ИЛИ - НЕ 12 - 14, И - НЕ 15 - 16, ИСКЛЮЧАЮЩЕЕ ИЛИ 7 - 11. ЭТО ПОЗВОЛЯЕТ ПОДАВАТЬ СИНХРОСИГНАЛЫ НЕПОСРЕДСТВЕННО НА C-ВХОДЫ D-ТРИГГЕРОВ И НЕ УСЛОЖНЯТЬ УСТРОЙСТВО ПРИ УВЕЛИЧЕНИИ КОЛИЧЕСТВА РАЗРЯДОВ. 1 ИЛ.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ, КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

20 (21) 4740027/21 (22) 01.08.89 (46) 07.07.91, Бюл. М 25 . (71) Научно-исследовательский центр физики и технологии (72) А.Ф,Некрасов и M.M.Áåëûé (53) 621,374.32 (088.8) (56) Справочник по интегральным микросхемам. / Под ред. Б,В.Тарабрина. — M. Энергия, 1981, с . 703, рис. 5-188, Букреев И.Н., Мансуров Б.М., Горячев

В.И, Микроэлектронные схемы цифровых устройств. — М., 1975, с. 173, рис. 5 — 9.

БЫ -1661993 А1 (51)5 Н 03 К 23/40 (54) СИНХРОННЫЙ ДВОИЧНЫЙ СЧЕТЧИК (57) Изобретение относится к вычислительной технике, в частности к электронным вычислительным устройствам. Цель изобретения — повышение быстродействия— достигается тем, что в устройство, содержащее D-триггеры 1 — б, введены элементы

ИЛИ вЂ” НЕ 12 — 14, И вЂ” НЕ 15, 1б, ИСКЛЮЧАЮЩЕЕ ИЛИ 7 — 11. Это позволяет подавать синхросигналы непосредственно на

С-входы 0-триггеров и не усложнять уст ройство при увеличении количества разрядов. 1 ил.

1661993

10

20

45

Изобретение относится к вычислитель-. ной технике, в частности к элементам электронных вычислительных устройств, и может быть использовано в устройствах управления.

Целью изобретения является повышение быстродействия синхронного двоичного счетчика, На чертеже представлена принципиальная схема устройства.

Устройство содержит первый 1- шестой

6 D-триггеры, первый 7 — пятый 11 элементы

ИСКЛЮЧАЮЩЕЕ ИЛИ, первый 12, второй

13 и третий 14 элементы ИЛИ вЂ” НЕ, первый

15 и второй 16 элементы И-НЕ, тактовый вход 17, установочный вход 18, прямые выходы 19-24 0-триггеров, выход 25 переноса.

Инверсный выход первого D-триггера 1 соединен с D-входом этого триггера, а тактовый вход 17 соединен с тактовым входом первого D-триггера 1, установочный вход 18 соединен с установочными входами всех 0триггеров 1 — 6. Прямой выход первого 0триггера 1 соединен с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7, второй вход которого соединен с прямым выходом второго D-триггера 2, а выход — с

0-входом этого триггера, инверсный выход которого соединен с первым входом первого элемента ИЛИ-НЕ 12, второй вход которого соединен с инверсным выходом первого 0-триггера 1, а выход соединен с первыми входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 и первого элемента

И-HE 15, а вторые входы этих элементов соединены с прямым выходом третьего D-триггера 3, 0-вход которого соединен с выходом второго элемента ИСКЛ ЮЧАЮЩЕ Е ИЛ И 8, выход первого элемента И вЂ” НЕ 15 соединен с первыми входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9 и второго элемента

ИЛИ вЂ” НЕ 13, вторые входы которых соединены с инверсным выходом четвертого 0триггера 4, 0-вход которого соединен с выходом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9, выход второго элемента ИЛИНЕ 13 соединен с первыми входами четвертого элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 10 и второго элемента И-Н Е 16, вторые входы которых соединены с прямым выходом пятого D-триггера 5, D-вход которого соединен с выходом четвертого элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ 10, выход второго элемента И вЂ” НЕ 16 соединен с первыми входами пятого элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 11 и третьего элемента ИЛИ-НЕ 14, вторые входы которых соединены с инверсным выходом шестого D-триггер 6, D-вход которого соединен с выходом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11. прямые выходы D-триггеров и выход третьего элемента ИЛИ-НЕ являются выходами устройства, Устройство работает следующим образом, В начальном состоянии все D-триггеры установлены в нулевое состояние нулевым уровнем сигнала на установочном входе 18.

После снятия нулевого уровня с установочного входа 18 все шесть 0-триггеров находятся в нулевом состоянии, на D-входе первого D-триггера установлен единичный . уровень сигнала, на выходе первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 — нулевой уровень сигнала, нулевые уровни на выходе первого элемента ИЛИ-НЕ 12, на 0-входе второго 0-триггера 2, на выходе второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8, на выходе первого элемента И вЂ” НЕ 15 единичный уровень сигнала, на первом и втором входах третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9 единичные уровни, на выходе третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9 нулевой уровень сигнала, на выходе второго элемента ИЛИ вЂ” НЕ 13 нулевой уровень, на выходе четвертого элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 10 нулевой уровень сигнала, на выходе второго элемента И вЂ” НЕ 16 единичный уровень сигнала, а на выходе пятого элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ 11 нулевой уровень, на выходе 25 переноса третьего элемента

ИЛИ вЂ” НЕ 14 нулевой уровень. По заднему фронту первого тактового импульса срабатывает первый 0-триггер 1, устанавливая на втором входе первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 единичный уровень сигнала, единичный уровень сигнала появляется на

0-входе второго D-триггера 2, а на 0-входе первого D-триггера 1 устанавливается нулевой уровень сигнала. На выходах остальных элементов уровни сигналов не меня ются. По заднему фронту второго тактового импульса первый D-триггер 1 устанавливается в нулевое состояние, а второй 0-триггер 2 переходит в единичное состояние. На выходе первого элемента ИСКЛ ЮЧАЮЩ ЕЕ ИЛ И 7 остается единичный уровень сигнала, так как на первом входе этого элемента устанавливается единичный уровень сигнала. а на втором входе устанавливается нулевой уровень, на выходах остальных элементов уровни сигналов не меняются. По заднему фронту третьего тактового импульса первый

D-триггер 1 переходит в единичное состояние, а остальные D-триггеры своего состояния не меняют. На D-входах первого 1 и второго 2 0-триггеров устанавливается нулевое состояние, а на D-входе третьего Dтриггера 3 устанавливается единичное состояние, так как на выходе первого эле1661993 установочный вход соединен с установочными входами всех D-триггеров, о т л и ч аю шийся тем, что. с целью повышения быстродействия, в него введены первый— пятый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй элементы И-НЕ, первый— третий элементы ИЛИ вЂ” НЕ, прямой выход первого 0-триггера соединен с вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ, первый вход которого соединен с прямым выходом второго 0 триггера, а выход-с

D-входом второго 0-триггера. инверсный выход которого соединен с первым входом первого элемента ИЛИ-НЕ, второй вход которого соединен с инверсным выходом пер15 ваго D-триггера, а выход соединен с вторыми входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и первого элемента И—

НЕ, а первые входы этих элементов соединены с прямым выходом третьего Dтриггера, 0-вход которого соединен с выходом второго элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ, выход первого элемента И-НЕ соединен с вторыми входами третьего элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ и второго элемента

ИЛИ вЂ” НЕ, первые входы которых соединены с инверсным выходом четвертого 0-триггера, 0-вход которого соединен с выходом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход

И вЂ” НЕ, первый входы которых соединены с прямым выходом пятого D-триггера, 0-вход которого соединен с выходом четвертог0 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход второго элемента И вЂ” НЕ соединен с вторыми входами пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и третьего элемента ИЛИ вЂ” НЕ, первые входы которых соединены с инверсным выходом шестого D-триггера, D-вход которого соединен с выходом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, прямые выходы 0-триггеров и выход третьего элемента ИЛИ вЂ” НЕ являются выходами устройства.

Составитель О.Скворцов

Редактор Н.Рогулич Техред М.Моргентал Корректор M.Ïoæo

Заказ 2136 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва. Ж-35. Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101 мента ИЛИ вЂ” НЕ 12 устанавливается нулевое состояние. По заднему фронту четвертого тактового импульса первый 1 и второй 2

0-триггеры устанавливаются в нулевое состояние, а третий D-триггер 3 устанавливается в единичное состояние, по пятому, шестому и седьмому тактовым импульсам состояние первого 1 и второго 2 D-триггеров изменяется в соответствии с двоичным счетом, а единичное состояние третьего Dтриггера 3 меняться не будет. По заднему фронту восьмого тактового импульса состояние первого 1, второго 2 и третьего 3 Dтриггеров установится нулевым, а состояние четвертого 0-триггера 4 установится единичным. По шестнадцатому тактовому импульсу пятый D-триггер 5 установится в единичное состояние, а остальные 0-триггеры — в нулевое состояние.

По заднему фронту тридцать второго тактового импульса шестой 0-триггер 6 устанавливается в единичное состояние, все остальные 0-триггеры устанавливаются в нулевое состояние. По заднему фронту шестьдесят третьего тактового импульса все

О-.триггеры устанавливаются в единичное состояние, на выходе третьего элемента

ИЛИ-НЕ .14 (выход 25 переноса) устанавливается единичный уровень сигнала, По заднему фронту шестьдесят четвертого тактового импульса все 0-триггеры устанав. ливаются внулевое состояние,,на выходе 25 переноса — также нулевой уровень. Цикл повторяется. Счетчик позволяет наращивать любое количество разрядов без увеличения числа трасс, т.е. соединений между элементами, причем, если количество разрядов счетчика нечетное, на выходе переноса устанавливается логическая схема И вЂ” Н Е, Фор мула изобретения

Синхронный двоичный счетчик, содержащий первый — шестой D-триггеры, тактовый и установочный входы, инверсный выход первого 0-триггера соединен с 0-входом этого триггера, а тактовый вход соединен с тактовым входом первого D-триггера, 30 второго элемента ИЛИ вЂ” НЕ соединен с вторыми входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и второго элемента