Полупроводниковое запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть использовано при создании запоминающих устройств с произвольной выборкой на МДП-транзисторах. Цель изобретения - снижение потребляемой мощности и повышение надежности работы устройства. Поставленная цель достигается за счет введения формирователя 11 сигнала включения дешифраторов, узла 14 предзаряда шин вывода, формирователя 10 сигнала сброса. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)ю G 11 С 11/40

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4466675/24 (22) 28.07.88 (46) 30.08.91. Бюл. hL 32 (72) А.Н.Бочков и А.Б.Однолько (53) 681.327.66 (088.8) (56) Патент США М 4355377, кл. G 11 С 7/00, опублик. 1982.

Патент ЕПВ гл 0121208. кл, G 11 С 11/40, опублик. 1984. (54) ПОЛУПРОВОДНИКОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

„„ Ы„„1674261 А1 (57) Изобретение относится к вычислительной технике и может быть использовано при создании запоминающих устройств с произвольной выборкой на МДП-транзисторах.

Цель изобретения — снижение потребляемой мощности и повышение надежности работы устройства. Поставленная цель достигается за счет введения формирователя 11 сигнала включения дешифраторов, узла 14 предзаряда шин вывода, формирователя 10 сигнала сброса, 1 ил.

1674261

45

Изобретение относится к вычислительной технике и может быть использовано при создании запоминающих устройств с произвольной выборкой (ЗУПВ) на МДП-транзисторах, Цель изобретения — снижение потребляемой мощности запоминающим устройством и повышение надежности его работы, На чертеже представлена структурная схема запоминающего устройства.

Запоминающее устройство содержит матричный накопитель 1, усилитель 2 считывания, дешифратор 3 строк, дешифратор 4 столбцов, входной 5 и выходной 6 согласующие блоки, формирователь 7 сигнала предзаряда, формирователь 8 сигнала включения усилителя считывания, формирователь 9 сигнала запуска, формирователь 10 сигнала сброса, формирователь 11 сигнала включения дешифраторов, узлы 12 предзаряда числовых шин, узел 13 предэаряда шин данных, узел 14 предзаряда шин вывода, столбцовые ключи 15, прямую 16 и инверсную 17 шины данных, прямую 18 и инверсную 19 шины вывода.

Запоминающее устройство работает следующим образом, В исходном состоянии сигналы на входах запуска и разрешения записи находятся в состоянии логической единицы, т,е. установлен режим считывания, на входе данных сигнал может находиться в произвольном состоянии, на выходах формирователей 9, 11, 8 — сигналы с уровнями логического нуля, на выходах формирователей 10 и 7 — сигналы с уровнями напряжения питания, все узлы 12 предзаряда находятся во включенном состоянии, все шины накопителя заряжены до уровня логической единицы, выходы блока 5 находятся в состоянии высокого импе;. данса, узел 13 — во включенном состоянии, прямая 16 и инверсная 17 шины данных заряжены до уровня логической единицы, дешифраторы 3 и 4 находятся в выключенном состоянии, на всех выходахдешифраторов — сигнал с нулевым потенциалом, на адресных входах ЗУ может находиться произвольная комбинация адресных сигналов, узел 14 находится в выключенном состоянии, на одной иэ шин 18 и 19 вывода— потенциал логического нуля, на другой— поте н циал логической единицы (в зависимости от информации, считанной в предыдущем обращении к ЗУ), на выходе данных ЗУ вЂ” потенциал логического нуля или логической единицы (в зависимости от состояния шин 18 и 19 вывода), усилитель 2 считывания находится в выключенном состоянии, Работа ЗУ начинается с того, что на адресных входах ЗУ устанавливается определенная комбинация адресных сигналов, затем на входе запуска 3У сигнал переходит в состояние с низким логическим уровнем, на выходе формирователя 9 появляется сигнал с высоким логическим уровнем, который поступает на вход запуска формирователя 11, на вход сброса формирователя 10 и на вход узла 14, при этом на выходе формирователя

11 появляется сигнал с высоким логическим уровнем, на выходе формирователя 10 сигнал переходит в состояние с низким логическим уровнем. включается узел 14 и обе шины 18 и 19 вывода заряжаются до уровня логической едйницы, при этом на выходе блока 6 уровень сигнала остается неизменным, т.е. сохраняется информация, считанная в предыдущем обращении к ЗУ.

Сигнал с выхода формирователя 11 поступает на стробирующие входы дешифраторов 3 и 4 и на вход формирователя 7, при этом дешифраторы 3, 4 переходят во включенное состояние, на одном из выходов дешифратора 3 и дешифратора 4, определяемых адресным кодом, появляются сигналы с высокими логическими уровнями, т.е. происходит выбор одной из словарных шин матричного накопителя 1 и одного из столбцовых ключей 15. Одновременно с этим на выходе формирователя 7 сигнал переходит в состояние с низким логическим уровнем, выключаются узлы 12, 13. После появления на выбранной словарной шине сигнала с высоким логическим уровнем одна из числовых шин в каждом столбце (определяемая информацией, хранящейся в ячейках памяти выбранной строки), начинает разряжаться, потенциал второй числовой шины в каждой паре остается неизменным. Через выбранный столбцовый ключ 15 вслед за числовой шиной выбранного столбца начинает разряжаться одна из шин данных, потенциал на второй шине данных остается неизменным.

Сигнал на выходе формирователя 11 поступает также на вход запуска формирователя 8 и через чекоторое время на выходе этого формирователя появляется сигнал с высоким логическим уровнем, Сигнал с выхода формирователя 8 поступает на вход сброса формирователя 9 и на стробирующий вход усилителя 2. При этом сигнал на выходе формирователя 9 переходит в состояние с низким логическим уровнем и выключается узел 14.

Когда дифференциальный сигнал на шинах 16 и 17 данных достигает определенной величины, одна из шин 18 и 19 вывода быстро разряжается до нуля, 1674261

30 шины 16 и 17 данных заряжаются до напря- 40

55

В начале следующего обращения к. ЗУ на обеих шинах устанавливается напряжение логической единицы.

Изменение состояния шин 18 и 19 вывода воспринимается блоком 6, а также формирователем 10.

В исходном состоянии на выходе формирователя 10 — напряжение питания. После появления на входе сброса формирователя 10 сигнала с высоким логическим уровнем на выходе формирователя

10 сигнал переходит в состояние с низким логическим уровнем, одновременно заряжаются шины 18 и 19 вывода до напряжения высокого логического уровня.

После разряда одной из шин 18 или 19 вывода до нуля на выходе формирователя

10 появляется сигнал с высоким логическим уровнем.

Транзисторы формирователя 10 и транзисторы усилителя 2 считывания образуют тактируемый триггер, который удерживает состояние шин 18 и 19 вывода, установившееся после считывания информации из выбранной ячейки памяти, вплоть до нового обращения к ЗУ.

Сигнал с высоким логическим уровнем с выхода формирователя 10 поступает на входы сброса формирователя 8 и формирователя 11, при этом сигналы на их выходах переходят в состояние логического нуля, выключаются усилитель 2 и дешифраторы 3 и 4 строк и столбцов и на их выходах устанавливаются уровни логического нуля.

Сигнал с выхода формирователя 11 с низким логическим уровнем поступает на вход формирователя 7, при этом на его выходе сигнал переходит в состояние с высоким логическим уровнем, включаются узлы

12 и 13, все числовые шины накопителя и жения высокого логического уровня. Запоминающее устройство переходит в исходное состояние. После этого можно производить новое обращение к ЗУ, для чего необходимо перевести сигнал на входе запуска ЗУ в состояние высокого логического уровня, установить на адресных входах

ЗУ. новый адресный код и вновь перевести сигнал на входе запуска ЗУ в состояние с низким логическим уровнем, Отличие работы запоминающего устройства в режиме записи информации от работы в режиме считывания состоит в следующем.

В исходном состоянии сигнал на входе разрешения записи находится в состоянии логического нуля. На входе данных ЗУ— сигнал с уровнем логического нуля или логической единицы (в зависимости от инфор5

25 мации, которую требуется записать в выбранную ячейку памяти). Выход блока 6 находится в состоянии высокого импеданса.

Прямая и инверсная шины 18 и 19 вывода заряжены до уровня логической единицы.

При работе запоминающего устройства отличие состоит в том, что при переходе сигнала на выходе формирователя 11 в состояние с уровнем логической единицы включается входной согласующий блок 5 и в зависимости от уровня напряжения на входе данных одна из шин 16 или ll7 данных быстро разряжается до нуля, другая остается в прежнем состоянии, Состояние шин данных передается на числовые шины выбранного столбца и далее — в ячейку памяти накопителя выбранной строки.

Второе отличие состоит в том, что весь тракт считывания (т.е. усилитель 2 считывания, шины 18 и 19 вывода и выходной согласующий блок 6) остается в исходном состоянии, а запуск формирователя 10 происходит через некоторое время, определяемое параметрами формирователя 10.

После перехода сигнала на выходе формирователя 10 в состояние с высоким логическим уровнем дальнейшая работа запоминающего устройства в режиме записи ничем не отличается от его работы в режиме считывания.

Из описания работы ЗУ видно, что для его работы в каждом обращении необходим разряд одной из числовых шин в каждой паре до напряжения, не превышающего порог срабатывания усилителя 2 считывания.

Таким образом, в предлагаемом устройстве перезаряд числовых шин накопителя происходит от уровня напряжения предэаряда в статическом состоянии до исходного уровня минус напряжение срабатывания усилителя 2 считывания.

Формула изобретения

Полупроводниковое запоминающее устройство, содержащее матричный накопитель, усилитель считывания, дешифратор строк, дешифратор столбцов, формирователь сигнала предзаряда, формирователь сигнала включения усилителя считывания, формирователь сигнала запуска, узлы пред.заряда числовых шин, узел предзаряда шин данных, столбцовые ключи, причем входы узлов предзаряда числовых шин и вход узла предзаряда шин данных соединены с выходом формирователя сигнала предэаряда, прямой и инверсный выходы каждого узла предэаряда числовых шин и прямой и инверсный входы каждого столбцового ключа подключены к соответствующим числовым

1674261

Составитель Л.Амусьева

Редактор А.Маковская Техред M.Mîðãåíòàë Корректор В.Гирняк

Заказ 2929 Тираж 325 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035. Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород. ул.Гагарина, 101 шинам матричного накопителя, прямые выходы всех столбцовых ключей соединены с прямым выходом узла предзаряда шин данных и являются прямой шиной данных, инверсные выходы всех столбцовых ключей соединены с инверсным выходом узла предзаряда шин данных и являются инверсной шиной данных, выходы дешифратора столбцов соединены с управляющими входами соответствующих столбцовых ключей, выходы дешифратора строк подключены к соответствующим словарным шинам матричного накопителя, входы дешифратора строк и столбцов являются адресными входами устройства, о т л и ч а ю щ е е с я тем, что, с целью снижения потребляемой мощности, устройство содержит формирователь сигнала включения дешифраторов, узел предзаряда шин вывода, формирователь сигнала сброса, прямой информационный вход которого соединен с прямыми выходами усилителя считывания и узла предзаряда шин вывода, а инверсный информационный вход соединен с инверсными выходами усилителя считывания и узла предзаряда шин вывода, стробирующий вход формирователя сигнала сброса соединен с входом сброса усилителя считывания и является входом разрешения записи устройства, вход запуска формирователя сиг. нала сброса соединен с выходом формирователя сигнала включения усилите5 ля считывания и стробирующим входом усилителя считывания, вход сброса формирователя сигнала сброса соединен с выходом формирователя сигнала запуска, с входом запуска формирователя сигнала

10 включения дешифраторов и входом узла предзаряда шины вывода, выход формирователя сигнала сброса соединен с входами сброса формирователей сигналов включения усилителей считывания и дешифрато15 ров, выход формирователя сигнала включения дешифраторов соединен с входом запуска формирователя включения усилителя считывания, входом формирователя сигнала предзаряда, стробирующими вхо20 дами дешифраторов строк и столбцов, прямой и инверсный входы усилителя считывания соединены соответственно с прямым и инверсными выходами столбцовых ключей, вход запуска формирователя

25 сигнала запуска является входом запуска устройства, а вход сброса соединен с выходом формирователя сигнала включения усилителя считывания.