Синхронный делитель частоты

 

Изобретение относится к импульсной технике и может использоваться в устройствах автоматики и вычислительной техники в синтезаторах частот. Цель изобретения - повышение надежности за счет упрощения -достигается введением элемента ИЛИ 7 и организацией новых структурных связей . Устройство содержит IK-триггеры 1...5, элемент И 6, входную и выходную шины 10 и 11, шину 9 сброса. Коэффициент деления устройства равен 25. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 Н 03 К 23/40

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

О

О

10 (21) 4744576/21 (22) 29.09.89 (46) 07.09.91. Бюл. f4 33 (72) Ю,А. Базалев (53) 621.374(088.8) (56) Авторское свидетельство СССР

Ф 1396274, кл, Н 03 К 23/40, 23.07.86.

Авторское свидетельство СССР

М 1354415, кл. Н 03 К 23/40, 21.04.86.

Авторское свидетельство СССР

bh 1406785, кл. Н 03 К 23/40, 10.12.86, . Ж 1676097 А1 (54) СИНХРОННЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ (57) Изобретение относится к импульсной технике и может использоваться в устройствах автоматики и вычислительной техники в синтезаторах частот. Цель изобретения— повышение надежности за счет упрощения — достигается введением элемента ИЛИ

7 и организацией новых структурных связей. Устройство содержит IK-триггеры 1...5, элемент И 6, входную и выходную шины 10 и 11, шину 9 сброса. Коэффициент деления устройства равен 25. 2 ил.

1676097

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники, в синтезаторах частот в качестве делителя частоты на 25.

Цель изобретения — повышение надежности за счет упрощения.

На фиг.1 приведена электрическая функциональная схема устройства; на фиг,2 — временные диаграммы, поясняющие его работу, Синхронный делитель частоты содержит первый — пятый !К-триггеры 1 — 5, элемент И 6, выход которого соединен с I- u

К-входами пятого IK-триггера 5, элемент

ИЛИ 7, выход которого соединен с K-входом первого IK-триггера 1, шину 8 логической единицы, к которой подключен I-вход первого IK-триггера, шину 9 сброса и входную шину 10, которые соединены соответственно с R- и с С-входами первого — пятого IKтриггеров 1 — 5, первый вход элемента И 6 соединен с прямым выходом первого IKтриггера 1 и с К-входом третьего iK-триггера

3, !-вход которого соединен с прямым выходом второго IK-триггера 2, с первым входом элемента ИЛИ 7 и с I- и К-входами четвертого !К-триггера 4, инверсный выход которого соединен с вторым входом элемента И б, прямой выход — с вторым входом элемента

ИЛИ 7, третий вход которого соединен с прямым выходом пятого IK-триггера 5 и с выходной шиной 11, инверсный выход первого IK-триггера 1 соединен с I-входом второго !К-триггера 2, К-вход которого соединен с инверсным выходом третьего IK-триггера 3, прямой выход которого соединен с третьим входом элемента И

6, четвертый вход которого соединен с инверсным выходом второго IK-триггера 2.

При таком соединении элементов логические уравнения для !- и К-входов всех

IK-триггеров синхронного делителя частоты (на 25) будут следующими; !

1 = 1; !2 = Q1: !3 = О2; !4 = О2; !5

О1О2ОЗО4;

К1 = Q2 О4 О5, К2 = ОЗ, кЗ=О1, К4 = О2

К5 = Q>Q2Q304.

Работа синхронного делителя частоты полностью определяется логическими уравнениями для I- и К-входов IK-триггеров 1-5, По сигналу "Сброс", поступающему в виде импульса перед началом работы по шине 9, все IK-триггеры устанавливаются в исходное (нулевое) состояние. В этом случае состояния выходов IK-триггеров 1 — 5 будут равны: О! = О; О2 = 0; Оз = О; 04 =О:

О5 = О (фиг,2 при i == О).

25;характеризуется следующими значения. ми выходов и входов: О! = О; 02=0;Оз = 1;

50

На основании логических уравнений для !- и К-входов !К-триггеров 1 — 5 состояния входов будут следующими; !

1 = 1; !2 =- 1; !з = О; l4 = О; I5 =- О; К1 =- О;

К2=1; Кз=О; К4=0; К5=0.

Поскольку IK-триггер по последующему входному импульсу на шине 10 при = О и К

= О не изменяет своего состояния, при = 1 и К = 1 переключается в противоположное состояние, при = 1 и К = О переключается в состояние логической единицы, а при I = О и

К = 1 — в состояние логического нуля, то по первому входному импульсу на шине 10 IKтриггеры 1 и 2 переключаются в состояние логической единицы, а !К-триггеры 3 — 5 не изменят своего состояния (фиг,2 при

I = 1). При этом состояния выходов и входом IK-триггеров 1...5 станут равны; Q! = 1;

О2=1;QÇ=Î; Q4=-0; Q5=0 !1==1; !2=0; !

3 = 1; l4 = 1; !5 = О; К1 = 1; К2 = 1; KÇ =

К4 =1, К5 = О.

По второму входному импульсу с шины 10 устройство перейдет в свое второе состояние (фиг,2 при i = 2), которое

Q4 = 1; О5 = 0; ! = 1, l2 = 1; !з = 0; l4 = 0

15=0; K>=1; K2=0; Кз=О; К4=0; К5=0, Рассматривая и далее таким же образом работу синхронного делителя частоты, получим все состояния IK-триггеров 1 — 5 его выходов и входов при всех i. При поступлении 24 импульса выходы IK-триггеров 1-5 имеют следующие состояния: Q> == 1; О2 = О;

Q3 = 1; Q4 = О; О5 = 1, поэтому состояния входов будут: !! = 1; !2 = О; !з= 0; l4= 0; l5= 1; К! = 1;

К2 = О; К3=1; К4 = 0; К5 = 1.

При данных состояниях !- и К-входов по приходу 25 входного импульса на шину 10 свои состояния изменят IÊ-триггеры 1,3,5, а iK-триггеры 2,4 свои состояния не изменят, то есть выходы !К-триггеров 1 — 5 примут следующие значения. Q> = О; Ог =

О; Оз = О; Q4 = О; О5 = О, то есть устройство возвратится в исходное состояние.

Формула изобретения

Синхронный делитель частоты, содержащий первый, второй, третий, четвертый и пятый IK-триггеры, С- и R-входы которых соединены соответственно с входной шиной и с шиной сброса, элемент И, первый и второй входы которого соединены соответственно с прямым выходом первого и с инверсным выходом четвертого IK-триггеров, выход — с и К-входами пятого К-триггера, прямой выход которого соединен с выходной шиной, отличающийся тем, что, с целью повышения надежности за счет упрощения, в него введен элемент ИЛИ, пер1676097

01 2 З Ф 5 8 1 8 У 1д 17 1ÐÎ1415Þ11187ÓËÐÃßß Л W

Составитель А.Соколов

Редактор Н.Гунько Техред М.Моргентал Корректор О.Кравцова

Заказ 3014 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 вый вход которого соединен с прямым выходом второго IK-триггера, с I-входом третьего IК-триггера и с 1- и К-входами четвертого

IK-триггера, прямой выход которого соединен с вторым входом элемента ИЛИ, третий вход которого соединен с прямым выходом пятого IK-триггера, выход — с К-входом первого IK-триггера, 1-вход которого соединен с шиной логической единицы, инверсный выход — с I-входом второго! К-триггера, и рямой выход — с К-входом третьего IK-триггера, прямой выход которого соединен с третьим входом элемента И, четвертый вход

5 которого соединен с инверсным выходом второго IK-триггера, К-вход которого соединен с инверсным выходом третьего IK-триггера,

Синхронный делитель частоты Синхронный делитель частоты Синхронный делитель частоты 

 

Похожие патенты:

Изобретение относится к импульсной технике и может использоваться в устройствах вычислительной техники, в синтезаторах частот

Изобретение относится к автоматике и вычислительной технике и может быть использовано для организации обратного счета в частично развернутой форме кода Фибоначчи

Изобретение относится к импульсной технике и может использоваться при построении цифровых синтезаторов частоты, хронизаторов

Изобретение относится к вычислительной технике, в частности к электронным вычислительным устройствам

Изобретение относится к импульсной технике и может использоваться к цифровых синтезаторах частот, хронизаторах

Изобретение относится к импульсной технике и может быть использовано в измерительной аппаратуре, в цифровых системах автоподстройки частоты, в синтезаторах частоты,, Цель изобретения - повышение надежности при одновременном расширении диапазона значений коэффициентов деления k N + 4 - ш и сохранении высокого быстродействия устройства - достигается путем введения в устройство элементов 8 и 9 совпадения, счетчика 10 импульсов, выполненного в виде счетчика младщих разрядов, и образования новых функциональных связей

Изобретение относится к импупьсной технике и может быть использовано для пересчета импульсов в минимальном коде Фибоначчи при

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычисли-, тельной техники

Изобретение относится к цифровой технике и может быть использовано для быстрого пересчета импульсов Цель изобретения - повышение быстродействия

Изобретение относится к вычислительной технике и может быть использовано для приема и преобразования цифрового дифференциального сигнала

Изобретение относится к цифровой вычислительной технике и устройствам автоматики

Изобретение относится к цифровой вычислительной технике для использования в процессорах ЭВМ и в устройствах цифровой автоматики

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др

Изобретение относится к области цифровой вычислительной техники и автоматики

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики

Счетчик // 2028028

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления

Изобретение относится к импульсной технике и может быть использовано в автоматике , телемеханике и приборостроении в качестве двоичного реверсивного счетчика с программируемыми весовыми коэффициентами разрядов, Цель - расширение функциональных возможностей -достигается за счет введения формирователя 3 импульсов записи, шин 7.1-7.3 управления коммутаторов 2.1-2.3

Изобретение относится к импульсной технике и может быть использовано в автоматике , телемеханике и приборостроении в качестве двоичного реверсивного счетчика с программируемыми весовыми коэффициентами разрядов
Наверх