Многовходовой сумматор

 

Изобретение относится к вычислительной технике, предназначено для суммирования чисел и может быть использовано для цифровой обработки сигналов Цель изобретения - повышение быстродействия, расширение функциональных возможностей за счет реализации последовательного суммирования групп одноименных разрядов . Многовходовой сумматор, имеющий информационные входы, тактовый вход, вход обнуления, вход режима работы, блоки одноразрядного суммирования, блок суммирования , накапливающий сумматор. 10 з п. ф-лы, 6 ил.

СОК)З СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (s»s G 06 F 7/50

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4665318/24 (22) 23.03.89 (46) 23.09.91.,Бюл. 35 (71) Научно-исследовательский институт многопроцессорных вычислительных систем при Таганрогском радиотехническом институте им. В.Д, Калмыкова (72) В.М. Тарануха (53) 681.325.5(088. 8) (56) Введение в кибернетическую технику.

Обработка физической информации./Под общ. ред. Б,Н. Малиновского. — Киев, Науко- ва думка, 1979, с. 125-126, рис. 36а.

Там же, с. 128-129. (54) МНОГОВХОДОВОЙ СУММАТОР

Изобретение относится к вычислительной технике, предназначено для суммирования чисел и может быть использовано для цифровой обработки сигналов.

Целью изобретения является повышение быстродействия и расширение функциональных возможностей за счет реализации последовательного суммирования групп одноименных разрядов, На фиг, 1 изображен многовходовой сумматор; на фиг. 2 — блок одноразрядного суммирования; на фиг, 3 — выходной узел блока одноразрядного суммирования; на фиг; 4 — узел одноразрядного суммирования; на фиг. 5 — четырехвходовой одноразрядный сумматор; на фиг. 6 накапливающий сумматор.

Многовходовой сумматор содержит информационные входы 11 — 1щ4, тактовый вход 2, вход 3 обнуления, блоки 4>-44 одноразрядного суммирования, блок 5 суммирования, накапливающий сумматор 6, выходы

7. Блок 5 содержит группу элементов суммирования 81 — Sg, группу элементов суммиро„„Я3 „„1679483 А1 (57) Изобретение относится к вычислительной технике, предназначено для суммирования чисел и может быть использовано для цифровой обработки сигналов. Цель изобретения — повышение быстродействия, расширение функциональных возможностей за счет реализации последовательного суммирования групп одноименных разрядов. Многовходовой сумматор, имеющий информационные входы, тактовый вход, вход обнуления, вход режима работы, блоки одноразрядного суммирования, блок суммирования, накапливающий сумматор, 10 з.п. ф-лы, 6 ил. вания 91 — 98, многоразрядный сумматор 10 и элемент ИЛИ 11.

Сумматор 10 содержит в качестве разрядов элементы суммирования 12) — 127.

Многовходовой сумматор имеет также вход

13 режима работы, ° Ъ

Блок 4 (фиг. 2) содержит две группы уз- (), лов 14> — 146, 151 — 15Б одноразрядного суммирования и выходной узел 16. О

Узел 16 (фиг. 3) содержит модуль 17 сум- @ мирования пяти чисел и регистр 18. Модуль

17 содержит группу элементов суммирования 191-19л, группу элементов суммирования 201 205, группу элементов суммирования 21> — 21э и элемент ИЛИ 22.

Узел одноразрядного суммирования

14(15) (фиг. 4) содержит группы элементов . суммирования 231 — 234, 24 — 24з, 251 — 252 и элемент ИЛИ 26.

В качестве элементов суммирования 8, 9, 12, 19. 20, 21, 23, 24, 25 используются четырехвходовые одноразрядные сумматоры;

1679483

Четырехвходовой одноразрядный сумматор (фиг, 5) содержит элементы И-НЕ 27, НЕ 28, И-ИЛИ 29 и 30, И 31, ЭКВИВАЛЕНТНОСТЬ И НЕЭКВИВАЛЕНТНОСТЬ 34 и

35, Элементы ЭКВИВАЛЕНТНОСТЬ 32 и 33 5 выполнены на элементах И вЂ” ИЛИ 36 и 37, а элементы НЕЭКВИВАЛЕНТНОСТЬ 34 и 35 — на элементах И-ИЛИ 38 и 39.

Накапливающий сумматор 6 (фиг, 6) содержит буферный регистр 40, многоразряд- 10 ный сумматор 41, коммутатор 42, регистр 43 разрядных сумм и счетчик 44.

В основу работы положен алгоритм быстрого вычисления разрядных сумм и их суммирование с учетом весовых коэффици- 15 ентов, представленный в виде

-1 -2

Z= g >, xil2 =, >, x)12 +,", х)22 + „, )=1=1 1=1 i=1 ...+ x;2 +„,+ х)„2" 20 " i=1 " " 1=1

П1 где, x;;2 — I-я разрядная сумма J-слагаемых

) =1

2-i — весовой коэффициент i-разрядной

25 суммы.

Алгоритм вычисления разрядных сумм реализован на элементах суммирования (четырехвходовых одноразрядных сумматорах), Работа элемента суммирования описывается соотношениями

Yo=(X 1+Х2)(ХМРХ4)(Х1ЙХ2)(ХЗ+Х4), У1=(Х|Х2

ИХ1Х2хзХ4;

35 у 2=Х1Х2хзХ4, Где Х1, Х2, XÇ, Х4 входные сиГHBllbl;

У<, У2, Y3 — выходные сигналы разных весов.

Принцип работы поясним на примере. 40

Пусть на входы 11-1)5, 117 — 13l, 133 — 140, 1 1ppg 1 lp24 мнОГОВходовОГО сумматора ПО ступили параллельным кодом единичные разряды одного веса, а на остальные входы — нулевые разряды, Сбросим предваритель- 45 но регистры в нуль сигналом, поступающим по входу 3, Тогда на выходах узлов 141-1416 блоков 41-44 соответственно получим

11110 00000 00000 00000

11110 00000 00000 00000 50

11110 00000 00000 00000

00000 00000 00000 00000

00000 00000 00000 00000

00000 00000 00000 00000 55

11000 00000 00000„, 10000

11000 00000 00000... 10000

11000 00000 00000... 10000

11000 00000 00000„. 10000

00000 00000 00000„. 00000

Кодовые комбинации обрабатываются в узлах 16 элементами суммирования 191—

196, 201-205, 211 — 213 и записываются результаты в регистрах 18 по тактовым импульсам (поступающим по входу 2) соответственно в виде

Полная разрядная сумма вычисляется в блоке 5 элементами суммирования 81 — 8g, 9> — 9в, 121 — 127 в виде

Вычисленное значение разрядной суммы записывается в буферный регистр 40 накапливающего сумматора 6.

Многовходовой сумматор работает в двух режимах.

В режиме многовходового параллельного счетчика, реализующего последовательно-параллельный способ группового суммирования, путем подсчета количества импульсов (одноименных разрядов массива слагаемых), поступающих последовательно сразу на все входы 11 — 1lp24 сумматора. В этом случае выходы многоразрядного сумматора 41 подключаются коммутатором 42 (по сигналу, поступающему на вход 13) непосредственно к входам (старшим разрядам) регистра 43, а перенос сумматора 42 подключается к счетному входу счетчика 44, При этом одноименные разряды разрядных сумм, поступающие из буферного регистра

40 и регистра 43, суммируются в сумматоре

41, а переполнения накапливаются в счетчике 44, Таким образом, результат вычисления в параллельном счетчике (ao втором рабочем такте) получим на выходах в виде

000111 10000000...00

В режиме многовходового накапливающего сумматора, реализующего параллельно-последовательный способ группового суммирования, путем параллельного вычисления разрядных сумм с последующим суммированием поразрядных сумм со сдвигом на один разряд друг относительно друга. В этом случае выходы сумматора 41 подключаются коммутатором 42 со смещением на один разряд вправо к входам регистра 43.

Таким образом, результат вычисления в многовходовом накапливающем сумматоре (во втором рабочем такте) получим на выходах в виде параллельного кода

00101101000„,0

Кроме того, в каждом такте выдается результат последовательным кодом, начиная с младших разрядов, 1679483

Для упрощения входные коды в течение первого и второго рабочих тактов не менялись.

B основу устройства положен алгоритм скоростного суммирования с произвольным числом одноименных разрядов (массива слагаемых). С увеличением числа входов число ступеней растет по логарифмическому закону.

Формула изобретения

1. Многовходовой сумматор, содержащий группу из четырех блоков одноразрядного суммирования и накапливающий сумматор, выходы которого соединены с выходами многовходового сумматора, при этоь| информационные входы блоков одноразрядного суммирования соединены с соответствующими . группами информационных входов многовходового сумматора, отличающийся тем, что, с целью повышения быстродействия, в многовходовой сумматор введен блок суммирования, входы которого соединены с выходами блоков одноразрядного суммирования группы, а выходы — с входами накапливающего сумматора, тактовый вход многовходового сумматора соединен с тактовыми входами блоков одноразрядного суммирования группы и накапливающего сумматора.

2. Сумматор по и, 1, о т л и ч а ю щ и йс я тем, что, блок одноразрядного суммирования содержит две группы узлов одноразрядного суммирования и выходной узел, выходы которого являются выходами блока, входы узлов одноразрядного суммирования первой группы с первого по шестнадцатый соединены с входами соответствующих групп блока, входы узлов одноразрядного суммирования второй группы с первого по пятый соединены с выходами соответствующего веса узлов одноразрядного суммирования первой группы, а выходы подключены к входам выходного узла, тактовый вход которого подключен к тактовому входу блока.

3. Сумматор по и, 1, отличающийся тем, что блок суммирования содержит две группы элементов суммирования, многоразрядный сумматор и элемент ИЛИ, и ричем входы элементов суммирования первой группы с первого по девятый соединены с входами одного веса блока суммйрования, входы элементов суммирования второй группы с первого по восьмой соединены с выходами элементов суммирования первой группы соответствующего веса, а выходы, за исключением выхода младшего веса первого элемента суммирования и выхода старшего веса восьмого элемента суммирования второй группы, подключены

25 соединены с информационными входами

30 коммутатора, управляющий вход которого

40

50

10

20 к входам соответствующих разрядов многоразрядного сумматора, выходы младшего веса первых элементов суммирования первой и второй групп, выходы разрядов многоразрядного сумматора. выход элемента

ИЛИ и выход старшего веса двятого элемента суммирования первой группы соединены с выходами блока суммирования, входы элемента ИЛИ соединены с выходом переноса двоичного сумматора, выходом старшего веса восьмого элемента суммирования второй группы и выходом среднего веса девятого элемента суммирования первой группы.

4. Сумматор по и, 1, о т л и ч а ю щ и йс я тем, что, с целью расширения функциональных воэможностей за счет реализации последовательного суммирования групп одноименных разрядов, накапливающий сумматор содержит буферный регистр, многоразрядный сумматор, коммутатор, регистр разрядных сумм и счетчик, причем входы буферного регистра соединены с входами накапливающего сумматора, а выходы — с первыми входами соответствующих разрядов многоразрядного сумматора, выходы разрядов и переноса которого соответственно и со сдвигом.на один разряд вправо соединен с входом режима работы многовходового сумматора, выходы коммутатора соединены с входами соответствующих разрядов регистра разрядных сумм и счетным входом счетчика, выходы регистра разрядных сумм соединены с .вторыми входами соответствующих разрядов многоразрядного сумматора, выходы регистра разрядных сумм и счетчика соединены с выходом накапливающего сумматора, тактовые входы буферного регистра и регистра разрядных сумм соединены с тактовым входом накanливающего сумматора.

5. Сумматор по и. 2, о т л и ч а ю щ и йс я тем, что узел одноразрядного суммирования содержит три группы элементов сложения и элемент ИЛИ, причем входы элементов сложения первой группы с первого по четвертый соединены с входами соответствующих групп узла одноразрядного суммирования, входы элементов сложения второй группы с первого по третий соединены с выходами соответствующего веса элементов сложения первой группы, входы первого элемента сложения третьей группы соединены с выходами соответствующего веса элементов сложения второй группы, входы второго элемента сложения соединены с выходами соответствующего веса элементов сложения второй группы и выходом

1679483 среднего веса первого элемента сложения третьей группы, входы элемента ИЛИ соединены с выходом старшего веса второго элемента сложения второй группы и выходами среднего веса третьего элемента сложения второй группы и второго элемента сложения третьей группы, выходы младшего веса первых элементов сложения второй и третьей групп, выход второго элемента сложения третьей группы, выход элемента

ИЛИ и выход старшего веса третьего элемента сложения второй группы соединены с выходами узла одноразрядного суммирования, 6, Сумматор по и. 3, о т л и ч а ю щ и йс я тем, что в качестве разрядов многоразрядного сумматора использованы элементы суммирования.

7. Сумматор по пп. 3, 5 и 6, о т л и ч а юшийся тем, что в качестве элемента суммирования использован четырехвходовой одноразрядный сумматор, 8, Сумматор по и. 7, о т л и ч а ю щ и йс я тем, что четырехвходовой одноразрядный сумматор содержит элементы И вЂ” НЕ, НЕ, И вЂ” ИЛИ, И, ЭКВИВАЛЕНТНОСТЬ и НЕЭКВИВАЛЕНТНОСТЬ, причем входы элемента И вЂ” НЕ соединены с входами четырехвходового одноразрядного сумматора с первого по четвертый, а выход — с входом элемента НЕ и первым входом элемента И, второй вход которого соединен с выходом первого элемента И-ИЛИ, входы первой группы которого соединены с первым и вторым, входы второй группы — с первым и третьим, входы третьей группы— с первым и четвертым, входы четвертой группы — с вторым и третьим, входы пятой группы — с вторым и четвертым, а входы шестой группы — с третьим и четвертым входами четырехвходового одноразрядного сумматора, входы первых элементов ЭКВИВАЛЕНТНОСТЬ и НЕЭКВИВАЛЕНТНОСТЬ соединены с первым и вторым входами четырехвходового одноразрядного суммато5 ра, а выходы — с первыми входами соответственно первой и второй групп второго элемента И вЂ” ИЛИ, входы вторых элементов ЭКВИВАЛЕНТНОСТЬ и

НЕЭКВИВАЛЕНТНОСТЬ соединены с

10 третьим и четвертым входами четырехвходового одноразрядного сумматора, а выходы — с вторыми входами соответственно второй и первой групп второго элемента

И-MRM, выходы элементов НЕ, И и второго

15 элемента И вЂ” ИЛИ соединены с выходами четырехвходового одноразрядного сумматора, 9. Сумматор по и. 7, отличающийс я тем, что в качестве элемента ЭКВИВА20 ЛЕНТНОСТЬ использован элемент И-ИЛИ, первый вход первой группы которого соединен с первым инверсным входом второй группы, а второй вход первой группы соединен с вторым инверсным входом второй группы.

25 10. Сумматор по и. 7, о т л и ч а ю щ и йс я тем, что в качестве элемента НЕЭКВИВАЛЕНТНОСТЬ использован элемент И—

ИЛИ, первый вход первой группы которого соединен с первым инверсным входом вто30 рой группы. а второй инверсный вход первой группы соединен с вторым входом второй группы.

11, Сумматор по и. 2, о т л и ч а ю щ и йс я тем, что выходной узел содержит модуль

35 суммирования пяти чисел и регистр, выходы которого являк. ся выходами узла, а инфор- мационные входы подключены к выходам модуля суммирования пяти чисел, входы ко- . торого соединены с входами узла, тактовый

40 вход регистра подключен к тактовому входу выходного узла.

16794ЯЗ

Фиг.1

1679483

1679483

1679488

Составитель В, Березкин

Редактор А. Шандор Техред M.Ìîðãåíòàë Корректор О. Ципле

Заказ 3215 Тираж 369 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101