Устройство для имитации неисправностей эвм

 

Изобретение относится к цифровой вычислительной технике и может быть использовано при разработке систем контроля и диагностики вычислительных устройств. Цель изобретения - расширение функциональных возможностей путем обеспечения имитации как постоянных, так и перемещающихся неисправностей. В момент возникновения неисправность и ее длительность считаются случайными величинами, распределенными по экспоненциальному закону с задаваемыми математическими ожиданиями . 1 ил.

союз советских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (s1)s G 06 F 11/26

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4805972/24 (22) 25.12,89 (46) 07.03,92. Бюл. М 9 (72) В. А. Романюк, В. Б. Приданцев, А. В.

Золотухин и P. А. Михайлов (53) 681.3(088.8) (56) Патент Японии М 54 — 7666, кл. G 06 F 11/00, 1979.

Авторское свидетельство СССР

М 1177816, кл. G 06 F 11/26, 1985. (54) УСТРОЙСТВО ДЛЯ ИМИТАЦИИ НЕИСПРАВНОСТЕЙ ЭВМ

Изобретение относится к цифровой вычислительной технике и может быть использовано для имитации неисправностей ЭВМ.

Известно устройство для имитации неисправностей ЭВМ, содержащее три регистра, триггер, два блока сравнения, счетчик тактов, элемент И и формирователь импульсов.

Недостатком этого устройства является невозможность изменения времени действия сигнала, имитирующего неисправность,:

Наиболее близким по технической сущности и достигаемому положительному эффекту является устройство для имитации неисправностей ЭВМ, содержащее четыре регистра, три блока сравнения, два триггера, счетчик. тактов, формирователь импульсов, элемент задержки и элемент И. .Целью изобретения является расширение функциональных возможностей устройства путем обеспечения имитации как постоянных, так и перемежающихся неисправностей.

На чертеже представлена структурная схема устройства. (57) Изобретение относится к цифровой вычислительной технике и может быть использовано при разработке систем контроля и диагностики вычислительных устройств.

Цель изобретения — расширение функциональных возможностей путем обеспечения имитации как постоянных, так и перемещающихся неисправностей. В момент возникновения неисправность и ее длительность считаются случайными величинами, распределенными по экспоненциальному закону с задаваемыми математическими ожиданиями. 1 ил.

Устройство содержит вход 1 задания кодов команд ЭВМ, синхровход 2, вход 3 управляющих сигналов, регистры 4 — 11, блоки

12 — 15 сравнения, триггеры 16 и 17; счетчики

18 и 19 тактов, формирователь 20 импульсов, элемент 21 задержки, элемент И 22 — 24, группу элементов И 25, элемент И 26, датчик

27 равномерно распределенных случайных чисел (ДРРСЧ), блок 28 нелинейности, блок

29 элементов НЕ, блоки 30 и 31 умножения, элементы НЕ 32 и 33, элементы 34 — 36 задержки, элемент ИЛИ 37, выход 38 устройства, Для имитации перемежающихся неисправностей, время возникновения и длительность которых (так же, как и постоянных неисправностей) распределены по экспоненциальному закону, необходимо, чтобы устройство для имитации неисправностей

ЭВМ дополнительно выполняло следующие функции; имитировало случайные величины, распределенные по экспоненциальному закону с заданным математическим ожиданием; имитировало заданное количество неисправностей.

1718223

Для получения экспоненциально распределенных случайных чисел необходимо предварительно получить равномерно распределенные числа на интервале (О, 1). Такое число получают на выходе ДРРСЧ (Р— равномерно распределенная на интервале (О, 1) случайная величина).

Для получения из равномерно распределенных случайных чисел экспоненциально распределенных нужно выполнить преобразование

Y=-MIn(P), где Y — случайная величина, распределенная по экспоненциальному закону с математическим ожиданием, равным М.

Получение экспоненциально распределенной величины производится с помощью блока 28 нелинейности, который реализует преобразование

Y =In(P), где P —. принимает значение из интервала (О, 1), элемента НЕ 29 и блоков 30 и 31 умножения с регистрами 9 и 10, причем в регистр 9 заносится математическое ожидание момента возникновения неисправности, а в регистр 10 — математическое ожидание дли— тельности неисправности.

Для имитации заданного количества неисправностей используют счетчик 19 тактов, который подсчитывает количество имитаций неисправностей по количеству установок триггера 16 в единичное состояние.

Блок 15 сравнения вырабатывает разрешающий сигнал, если число установок триггера 16 в единичное состояние не больше числа, записанного в регистре 8, Устройство для имитации неисправностей ЭВМ работает следующим образом.

При подготовке устройства к работе вход регистра 4 подключается к цепи передачи команд ЭВМ, элемент И 26 (по входу 2) — к генератору тактовой частоты ЭВМ. Третий вход 3 устройства подключается к шине управляющих сигналов, приход которых вызывает изменение кода на входе 1, Выход

38 является выходом устройства и подключается к той точке схемы, в которой необходимо имитировать неисправность. В исходном состоянии регистры 4, 6, 7 и 11, счетчика 18 и 19 находятся в нулевом состоянии, триггеры 16 и 17 в состоянии "О", В регистр 5 заносится код команды, в регистр

8 — число неисправностей, которые необходимо имитировать, в регистр 9 — математическое ожидание момента возникновения неисправности, в регистр 10 — математическое ожидание длительности неисправности (цепи установок не показаны).

При выполнении программы в определенный момент времени в регистр 4 заносится код, аналогичный коду в регистре 5, на выходе блока 12 сравнения появляется сигнал, устанавливающий триггер 16 в состояние "1". Счетчик 19 тактов начинает считать количество установок триггера 16 в единичное состояние. B блоке 15 происходит сравнение числа установок триггера 16 в единичное состояние с числом неисправностей, которые необходимо имитировать.

Элемент 36 задержки необходим для учета времени прохождения сигнала от элемента

И 23 до блока 15, Если число установок триггера 16 не больше числа неисправностей, записанного в регистре 8, то блок 15 сравнения вырабатывает разрешающий сигнал, который поступает на вход элемента И 24, на второй вход которого поступает сигнал с выхода триггера 16, Разрешающий сигнал с выхода элемента И 24 поступает на элемент НЕ 32, сигнал с выхода которого закрывает элемент И 23.

Разрешающий сигнал с выхода элемента И

24 поступает на вход ДР РС4 27, элемента 34 задержки и элемента И 26, через который тактовые импульсы поступают на счетчик 18 тактов, который подсчитывает число импульсов, ДРРС427 вырабатывает равномерно распределенные случайные числа, которые по разрешающему сигналу с элемента 34 задержки записываются в регистр

11 и поступают на блок 28 нелинейности и через блок элементов НЕ 29 на блоки 30 и

31 умножения, на входы которых поступают величины математических ожиданий из регистров 9 и 10 соответственно.

Из блока 30 умножения величина, соответствующая моменту возникновения неисправности, записывается в регистр 6, а из блока 31 умножения — в регистр 7 величина, соответствующая длительности неисправности по разрешающему сигналу с элемента

35 задержки. Как только содержимое счетчика 18 тактов окажется больше или равным величине в регистре 6 на выходе блока сравнения появляется сигнал, устанавливающий в "1" триггер 17, сигнал с выхода которого через элемент НЕ 33 закрывает элемент И

25, через который до срабатывания блока 13 сравнения на элементы И 25 группы поступал разрешающий сигнал. Кроме того, по сигналу с выхода блока 13 сравнения через элементы ИЛИ 37 и задержки 21 срабатывает счетчик 18 тактов.

Разрешающий единичный сигнал с выхода триггера 17 поступает на формирователь 20 импульсов, который начинает вырабатывать импульсы. Кроме того, разрешающий сигнал с триггера 17 поступает на

1718223

10

20

50 вход элемента И 22, разрешающий сигнал с выхода которого поступает на управляющий вход. блока 14 сравнения, который срабатывает всегда после срабатывания блока

13 сравнения. Когда блок 13 сравнения сработает, то управляющий сигнал с его выхода через элементы ИЛИ 37 и задержки 21 сбрасывает в нулевое состояние счетчик 18 тактов. Одновременно этот сигнал устанавливает в "1" триггер 17. Единичный сигнал с триггера 17 через элементы НЕ 33 и И 25 запрещает сравнивать значения счет- . чика 18 тактов и регистра 6 в блоке 13 сравнения, Одновременно этот сигнал разрешает через элемент И 22 осуществлять сравнение содержимого регистра 7 и счетчика 18 тактов. Срабатывание блока 14 сравнения происходит тогда, когда содержимое счетчика 18 тактов больше или равно содержимому регистра 7, После этого сигналом с выхода блока 14 сравнения через элемент ИЛИ 37 и задержки 21 счетчик 18 тактов опять сбрасывается в нулевое состояние и устройство готово к повторению цикла работы, так как триггер

17 устанавливается этим же сигналом в "0" и разрешает прохождение информации через элемент И 25 на блок 13 сравнения.

При имитации следующей неисправности устройство работает аналогично, причем счетчик 18 тактов начинает счет только после прихода соответствующего кода команды в регистр 4, срабатывания блока 12 сравнения, триггера 16, блока 15 сравнения, открытия элементов И 24 и 26, Этим же сигналом осуществляется запуск ДРРСЧ 27 и расчет новых значений начала и длительности неисправности. Блок 13 сравнения срабатывает всегда раньше блока 14 сравнения, так как блок 14 сравнения может сработать только после того, как на его управляющий вход через триггер 17 и элемент

И 22 с блока 13 сравнения поступит разрешающий сигнал. Причем после срабатывания блока 13 сравнения с помощью группы элементов И 25, элемента НЕ 33 и триггера

17 разрывается связь между счетчиком 18 тактов и блоком 13 сравнения, которая восстанавливается при имитации только следующей неисправности.

Если устройство проимитировало уже заданное количество неисправностей, записанное в регистре 8, то после очередного совпадения кодов команд на выходе блока

15 сравнения не вырабатывается разрешающий сигнал, элемент И 24 всегда закрыт.

На этом работа устройства заканчивается.

Формула изобретения

Устройство для имитации неисправностей ЭВМ, содержащее четыре регистра, три блока сравнения, два триггера, первый счетчик тактов, первый элемент задержки, формирователь импульсов и первый элемент И, причем информационный вход первого регистра является входом задания кода команд, первый и второй информационные входы первого блока сравнения соединены с выходами первого и второго регистров соответственно, выход "Равно" первого блока сравнения соединен с единичным входом первого триггера, первая группа информационных входов второго блока сравнения— с группой выходов третьего регистра, управляющий вход третьего блока сравнения — с выходом первого элемента И, первый и второй информационные входы третьего блока сравнения — с выходами первого счетчика тактов и четвертого регистра соответственно, выход "Равно" второго блока сравнения — с единичным входом второго триггера, выход первого элемента задержки — с входом сброса первого счетчика тактов, выход "Равно" третьего блока сравнения — с нулевыми входами первого и второго триггеров, выход второго триггера — с первым входом первого элемента И и входом формирователя импульсов, выход которого является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей путем обеспечения имитации как постоянных, так и перемежающихся неисправностей, в него введены датчик равномерно распределенных случайных чисел, с пятого по восьмой регистры, второй и третий элементы И, второй счетчик тактов, группа элементов И, с второго по четвертый элементы задержки, четвертый блок сравнения, блок нелинейности, два блока умножения, три элемента НЕ, блок элементов НЕ, элемент ИЛИ, причем выход первого триггера соединен со счетным входом второго счетчика тактов, выход которого соединен с первым информационным входом четвертого блока сравнения, второй информационный вход которого соединен с выходом пятого регистра выход "Равно" четвертого блока сравнения соединен с первым входом второго элемента И. второй вход которого соединен с выходом первого триггера, выход второго элемента И вЂ” с первым входом третьего элемента И, входом второго элемента задержки, входом первого элемента HE и управляющим входом датчика равномерно распределенных случайных чисел, выход первого элемента

НŠ— с первым входом четвертого элемента

И, второй вход которого является управляющим входом устройства, выход четвертого элемента И вЂ” с входом разрешения первого блока сравнения, с входом записи первого

1718223

50

Составитель А.Сиротская .Техред М,Моргентал Корректор И.Муска

Редактор И.Шулла

Заказ 882 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при-ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбйнат Патент"; г. Ужгород, ул. Гагарина, 101 регистра и через третий элемент задержки с входом разрешения четвертого блока сравнения, тактовый вход устройства соединен с вторым входом третьего элемента

И, выход которого соединен с вторым входом первого элемента VI, с синхровходом второго блока сравнения, со счетным входом первого счетчика тактов, выходдатчика равномерно распределенных случайных чисел соединен через восьмой регистр с входом блока нелинейности, выход которого соединен с входом блока элементов НЕ, выход которого соединен с первым и вторым входами блоков умножения, вторые входы которых соединены с шестым и седьмым регистрами, выходы первого и второго блоков умножения — с информационными входами третьего и четвертого регистров, выход второго триггера — через второй элемент НŠ— с первыми входами первой группы элементов И, вторые входы которых соединены с соответствующими разрядными выходами первого счетчика тактов, выходы элементов И первой группы — с второй груп5 пой информационных входов второго блока сравнения, выход третьего блока сравнения — с входами сброса первого, третьего и четвертого регистров и первым входом элемента ИЛИ, выход второго элемента задержки

10 — с управляющим входом записи восьмого регистра и через четвертый элемент задержки с управляющими входами записи третьего и четвертого регистров соответственно, второй вход элемента ИЛИ сое15 динен с выходом "Равно" третьего блока сравнения, выход элемента ИЛИ вЂ” с входом первого элемента задержки, выход первого элемента И вЂ” с синхровходом третьего блока сравнения.