Элемент задержки

 

Использование: импульсная техника, измерительные устройства, устройства вычислительной техники. Сущность: элемент задержки содержит первую времязадающую цепь, пороговый элемент. С целью повышения точности и стабильности задержки при постоянной нормированной скважности импульсов введены вторая времязадающая цепь, второй пороговый элемент, формирователь входного сигнала, генератор опорного напряжения, блок управления , формирователь выходного сигнала, включенные определенным образом. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)э Н 03 К 5/13

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4893692/21 (22) 26.12.90 (46) 15.09.92. Бюл. % 34 (71) Институт точной механики и вычислительной техники им.С.А.Лебедева (72) А.И.Огородников и В,Ф,Попов (56) Авторское свидетельство СССР

N 813738, кл, H 03 К 5/13, 1981.

Авторское свидетельство СССР

М 517151, кл. Н 03 К 5/13, 1976.

Изобретение относится к импульсной технике и может быть использовано в измерительных устройствах и устройствах вычислительной техники, Известно устройство задержки, в котором задержка фронта выходного сигнала осуществляется путем интегрирования фронта входного сигнала. При этом момент формирования фронта выходного сигнала определяется пороговым уровнем "1" логического элемента и постоянной времени интегрирования звена.

К недостаткам известного устройства относятся: — во-первых, нестабильность задержки и скважности выходного сигнала от напряжения питания и температуры, что объясняется изменением собственной задержки устройства и изменением порогового уровня "1", нестабильностью конденсатора интегрирующего звена; — во-вторых, устройство не совместимо с элементами ЭСЛ вЂ” эмиттерно-составной,, Я2„, 1762396 А1 (54) ЭЛЕМЕНТ ЗАДЕРЖКИ (57) Использование: импульсная техника, измерительные устройства, устройства вычислительной техники. Сущность: элемент задержки содержит первую времязадающую цепь, пороговый элемент. С целью повышения точности и стабильности задержки при постоянной нормированной скважности импульсов введены вторая времязадающая цепь, второй пороговый элемент, формирователь входного сигнала, генератор опорного напряжения, блок управления, формирователь выходного сигнала, включенные определенным образом. 3 ил, (Л логики (ИС серии 100, 1500 и др.) и не может быть реализовано на элементах ЭСЛ.

Наиболее близким к предлагаемому яв- Я ляется элемент задержки. содержащий пороговый элемент И2-НЕ, и времязадающую цепь.

° ее Ь

Известное устройство имеет следующие недостатки; — нестабильность задержки и скважности импульсов от напряжения питания и температуры; — искажает скважность выходных импульсов (отношение периода к длительности импульса); — регулирование времени задержки путем изменения постоянной времени времяэадающей цепи приводит к изменению скважности выходного сигнала; — несовместимость и невозможность реализации на элементах ЭСЛ-типа, т.к. стабильность "достигается включением входа расширения элемента И-НЕ к точке соединения диода и конденсатора времязадаю1762396 щей цепи", Аналогичный вход в элементах

ЭСЛ отсутствует.

Указанные недостатки не позволяют использовать указанные устройства в измерительной вычислительной технике для регулирования задержки в пределах единиц наносекунд при стабильности и дискретности регулирования в пределах долей наносекунд (десятков пикосекунд).

Целью изобретения является повышение точности и стабильности задержки при нормированной скважности выходных импульсов.

На фиг. 1 изображена функциональная схема устройства; на фиг. 2 — диаграммы напряжений на входах элементов и выходе устройства; на фиг. 3 — схема электрическая принципиальная включения дифференциального усилителя и времязадающей цепи.

Устройство содержит времязадающую цепь 1 и пороговый элемент 2, вторую времязадающую цепь 3, второй пороговый элемент 4, формирователь 5 входного сигнала, генератор 6 опорного напряжения, блок 7 управления, шину 8 опорного напряжения, формирователь 9 выходного сигнала, причем входом элемента задержки является первый вход формирователя 5 входного сигнала, выход которого через первую времязадающую цепь 1 подключен к прямому входу первого порогового элемента 2, инверсный выход которого через вторую времязадающую цепь 3 подключен к прямому входу второго порогового элемента 4, инверсные входы первого и второго пороговых элементов 2, 4 подключены к выходам блока 7управления,,ко входу которого подключены шина 8 опорного напряжения, прямой выход второго порогового элемента 4 подключен к прямому входу формирователя

9 выходного сигнала, инверсный выход которого является выходом элемента задержки, инверсный вход формирователя 9 выходного сигнала подключен к выходу генератора 6 опорного напряжения и второму входу формирователя 5 входного сигнала, который содержит разделительный конденсатор 10, согласующий резистор 11 и третий пороговый элемент 12, выход которого является выходом формирователя 5 входного сигнала, прямой вход третьего порогового элемента 12 подключен через разделительный конденсатор 10 к первому входу формирователя 5 входного, сигнала, второй вход которого подключен к инверсному входу третьего порогового элемента 12 и через согласующий резистор 11 к прямому входу третьего порогового элемента 12, генератор

6 опорного напряжения содержит сглаживающий конденсатор 13 и четвертый пороговый элемент 14, инверсный выход которого является выходом генератора 6 опорного напряжения и подключен к прямому входу четвертого порогового элемента 14, и через

5 сглаживающий конденсатор 13 к общей шине 15, инверсный вход четвертого порогового элемента 14 подключен к шине 8 опорного напряжения, блок управления содержит пятый пороговый элемент 16, пря10 мой вход которого подключен к общей шине

15, инверсный вход — к шине 8 опорного напряжения, регулируемый резистор 17 подключен к инверсным выходам пятого порогового элемента 16, выход блока 7 управ15 ления подключен к подвижному контакту регулируемого резистора 17.

Предлагаемое устройство может быть реализовано на логических элементах серии

1500, например, дифференциальных усили20 телях 1500ЛП114 (4).

Устройство работает следующим образом.

Входной сигнал может иметь произвольную скважность (Q = 2 +. Л Q) и пологие

25 фронты разной длительности, произвольную амплитуду (см." фиг. 2, диаграмма 5), Входной сигнал, прошедший через разделительный конденсатор, нормируется по скважности на согласующем резисторе 11 и

30 поступает на вход третьего порогового элемента 12, который формирует на своем выходе сигнал, нормированный по амплитуде и длительности фронтов. Таким образом, на вход первой времязадающей цепи 1 посту35 пает сигнал, нормированный по амплитуде, длительности фронтов и скважности. Через первую времязадающую цепь 1 на прямой вход первого порогового элемента 2 поступает сигнал, у которого длительность фрон40 та определяется постоянной времени первой времязадающей цепи 1. Таким образом, на инверсном выходе первого порогового элемента 2 формируется сигнал обратной полярности, задержка фронта ко45 торого зависит от уровня управляющего напряжения U> на инверсном входе первого порогового элемента 2 и постоянной времени первой времяэадающей цепи 1.

Сигнал, прошедший через вторую вре50 мязадающую цепь 3 на прямой вход второго

;юрогового элемента 4, будет иметь фронт

1HL с длительностью, определяемой второй время задающей цепью 3.

Сигнал на выходе формирователя 9 вы55 ходного сигнала имеет регулируемые фронты н и тн, причем задержка фронта определяется постоянной времени первой времязадающей цепи 1 и уровнем управляющего напряжения Оу на инверсном входе первого порогового элемента 2, задержка

1762396 фронта tw определяется постоянной времени второй времязадающей цепи 3 и уровнем управляющего напряжения на инверсном входе второго порогового элемента 4 (фиг. 2, диаграмма 9), Сигнал на выходе устройства будет иметь регулируемые по задержке фронты тн и 11н. Для обеспечения постоянной скважности выходного сигнала, не зависящей от уровня управляющего напряжения, необходимо выполнить условие т1 = т2, где: ri (тг ) — постоянная времени первой (второй) времязадающей цепи, Установка диапазона (ht) регулирования задержки осуществляется выбором постоянной времени времязадающих цепей.

При изменении, например, понижении питающего напряжения происходит смещение вверх уровней сигналов на выходе формирователя 5 входного сигнала. выходах первого, второго, третьего, четвертого, пятого пороговых элементов 2, 4, 12, 14, 16, выходе формирователя 9 выходного сигнала, что приводит к изменению момента переключения пороговых элементов.

Однако, изменение уровней напряжения на прямом входе первого порогового элемента 2 компенсируется эквивалентным изменением уровня напряжения на его инверсном входе.. изменение уровня напряжения на прямом входе второго порогового элемента 4 будет компенсировано уровнем напряжения на его инверсном входе, Аналогично компенсируются уровни напряжений на прямом и инверсном входах формирователя 9 выходного сигнала.

Генератор 6 опорного напряжения работает следующим образом.

Объединение инверсного выхода порогового элемента 14 с его входом обеспечивает генерацию сигнала высокой частоты (схема "кольцевого генератора"). Сглаживающий конденсатор 13 фильтрует (сглаживает) высокочастотную составляющую и на выходе порогового элемента 14 присутствует постоянное напряжение среднего уровня

Ucp.

Uq+Ui

1,3 В. где U><(Ut) — логический уровень напряжения высокий (низкий), причем уровень Ucp. отслеживается (поддерживается постоянным) цепью отрицательной обратной связи выход-вход порогового элемента 14 и как следует иэ формулы (1) остается постоянным при неизменных уровнях сигнала.

Как указывалось выше, изменение питающего напряжения, например, снижение приводит к смещению вверх (снижению) логических уровней напряжения и эквивалентному изменению уровня Ucp.

В качестве источника опорного напряжения Uon может быть использован встро5 енный источник напряжения микросхемы

1500ЛП 114. блок 7 управления представляет собой генератор логических уровней 0н и Ui.

При этом с регулируемого резистора 17

1О снимается управляющее напряжение U>, диапазон регулирования которого ограничен уровнями Он и UL.

Таким образом, изменение питающего напряжения приводит к изменению уровня

15 управляющего напряжения Uz. что и используется для стабилизации задержки, как указывалось выше.

Подключение выхода генератора 6 опорного напряжения ко второму входу

20 формирователя 5 входного сигнала, обеспечивает работу последнего в линейном режиме при широком диапазоне изменения питающих напряжений, что также обеспечивает постоянство скважности выходного25 сигнала устройства.

При изменении температуры окружающей среды происходит смещение логических уровней напряжения на выходах пороговых элементов 2, 4, 12, 14, 16 и фор30 мирователя 9 выходного сигнала, т,е. имеют место процессы компенсации логических уровней и задержки, описанные выше.

Таким образом, предлагаемое устройство обеспечивает регулирование задержки

35 импульсов в пределах единиц наносекунд без искажения их скважности, обеспечивает высокую стабильность задержки при изменении питающего напряжения и температуры окружающей среды.

40 Формула изобретения

Элемент задержки, содержащий первую времязадающую цепь, выход которой подключен к входу первого порогового элемента, отличающийся тем, что, с целью

45 повышения точности и стабильности задержки при постоянной нормированной скважности импульсов, введены вторая времязадающая цепь, второй пороговый элемент, формирователь входного сигнала, 50 генератор опорного напряжения, блок управления, формирователь выходного сигнала, причем входом элемента задержки является первый вход формирователя входного сигнала, выход которого подключен к

55 входу первой времязадающей цепи, инверсный выход первого порогового элемента через вторую времязадающую цепь подключен к прямому входу второго порогового элемента. инверсные входы первого и второго пороговых элементов подключены к

1762396 выходу блока управления, прямой выход второго порогового элемента подключен к прямому входу формирователя выходного сигнала, инверсный выход которого является выходом элемента задержки, инверсный вход формирователя выходного сигнала подключен к выходу генератора опорного напряжения и к второму входу формирователя входного сигнала, который включает разделительный конденсатор, согласующий резистор и третий пороговый элемент, прямой выход которого является выходом формирователя входного сигнала, прямой вход третьего порогового элемента подключен через разделительный конденсатор к первому входу формирователя входного сигнала, эторой вход которого подключен к инверсному входу третьего порогового элемента и через согласующий резистор к прямому входу третьего порогового элемента, генератор содержит . сглаживающий конденсатор и четвертый пороговый элемент, инверсный выход которого является выходом генератора опорного напряжения и подключен к прямому входу четвертого порогового элемента, и че5 рез сглаживающий конденсатор к общей шине, инверсный вход четвертого порогового элемента подключен к шине опорного напряжения, блок управления включает пятый пороговый элемент, прямой вход кото10 рого подключен к общей шине, инверсный вход — к шине опорного напряжения, регулируемый резистор, подключенный между прямым и инверсным выходами пятого порогового элемента, выход блока управления

15 подключен к подвижному контакту регулируемого резистора, при этом в качестве первого, второго, третьего, четвертого, пятого пороговых элементов и формирователя выходного сигнала используются логические

20 элементы — "Дифференциальный усилитель".

1762396

1762396

Составитель В.Попов

Техред М.Моргентал

Корректор А.Долинич

Редактор

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 3265 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5