Схема на переключении тока

 

Изобретение относится к импульсной технике, в частности к логическим схемам на переключении тока, и может быть использовано в сверхскоростных интегральных схемах для построения комбинационной части логических схем. Схема позволяет реализрвать функцию F(xi, X2, хз) Х1Х2хз + хш. Сущность изобретения: Устройство содержит семь транзисторов, один резистор, два источника тока, два источника опорного напряжения , три входа, один выход, пять дополнительных транзисторов, один дополнительный источник тока. 1 ил., 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5x)s Н 03 К 19/086

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4786753! 21 (22) 24.01.90 (46) 28.02.93. Бюл. N.. 8 (71) Ленинградское обьединение электронного приборостроения "Светлана" (72) А.П.Голубев и С.Л.Афиногенов (56) 1. Алексенко А.Г., Шагурин И.И. Микросхемотехника — M. Радио и связь,.1982, с.

115-118.

2. МикроСхемы интегральные, Кристалл

К1520ХМ2. Исходные данные по проектированию заказных матричных БИС íà базовом матричном кристалле И60.734.106, 1984, с.

43-44, 54.

3. Руководящий документ. Микросхемы интегральные матричные на основе базового матричного кристалла С-200. Правила проектирования Рд бМ 194-88, 1988, с. 97.

Изобретение относится к импульсной технике, в частности к логическим схемам на переключении тока, и может быть использовано в сверхскоростных интегральных схемах для построения комбинационной «асти логических схем, Целью изобретения является расширение функциональных возможностей схемы.

Изобретение поясняется чертежом, где представлена предложенная электрическая схема, реализующая функцию.

Схема на переключении тока, реализующая функцию

Е(х1 х2 x3) = x1x2x3 + x1x2 (фиг.1), содержит семь транзисторов 1-7, резистор 8, .два источника тока 9, 10, два источника опорного напряжения 11, 12, два входа 13, 14 и выход 15, причем .первый и второй транзисторы 1, 2 выполнены с объединенными эмиттерами, которые подключены к первому источнику тока 9, коллектор

„„5U „„1798917 А1 (54) СХЕМА НА П Е Р Е КЛ Ю Ч Е Н И И Т0 КЛ (57) Изобретение относится к импульсной технике, в частности к логическим схемам на переключении тока, и может быть использовано в сверхскоростных интегральных схемах для построения комбинационной части логических схем. Схема позволяет реализовать функцию F(x1. х2, x3) = х1х2хз "- x1x2, Сущность .изобретения; Устройство содержит семь транзисторов, один резистор, два источника тока, два источника опорного напряжения, три входа, один выход, пять дополнительных транзисторов, один дополнительный источник тока. 1 ил., 1 табл. первого транзистора 1 соединен с эмиттерами третьего 3 и четвертого 4 транзисторов, коллектор второго 2 — с эмиттерами пятого

5 и шестого 6 транзисторов, а база — первым источником опорного напряжения 11, базы четвертого 4 и пятого 5 транзисторов объединены и подключены ко второму источнику опорного напряжения 12, база первого транзистора 1 соединена с эмиттером седьмого 7 и со вторым источником тока 10, база седьмого транзистора 7 соединена с первым входом 13 схемы, базы третьего 3 и шестого.6 транзисторов обьединены и соединены со вторым входом 14 схемы, коллекторы четвертого 4 и шестого 6 транзисторов объединены и подключены к первому концу резистора 8 и к выходу 15 схемы, коллекторы третьего 3 и пятого 5 транзисторов объединены и подключены к коллектору седьмого транзистора 7 ll второму концу резистора 8.

1798917

Согласно изобретению в схему дополнительно введены пять транзисторов 16 — 20, источник тока 21, третий вход схемы 22, причем эмиттеры первого 16 и второго 17 дополнительных транзисторов объединены и соединены с первым дополнительным источником тока 21, коллектор первого дополнительного транзистора 16 соединен с . объединенными эмиттерами третьего 18 и четвертого 19 дополнительных транзисторов, база первого дополнительного транзистора 16 соединена с эмиттером седьмого 7 транзистора, база второго дополнительного транзистора 17 — с первым источником опорного напряжения 11, база третьего дополнительного транзистора 18 — с базой пя- того 20 дополнительного транзистора и.с третьим входом схемы 22, а коллектор — с коллектором шестого 6 транзистора, база четвертого 19 дополнительного транзистора соединена со вторым источником опорного напряжения 12, а коллектор — с коллекторами второго 17 и. пятого 20 дополнительных, и третьего 3 транзисторов, эмиттер пятого дополнительного транзистора 20 соединен с эмитте ром третьего 3 транзистора.

Предложенная схема функционирует следующим образом.

На входы схемы 13, 14, 22 подаются сигналы, соответствующие уровню логического нуля или единицы, B таблице представлены пути протекания токов йервего источника тока 9 (l >) и дбполнительного источника тока 21 (lz) при различных комбинациях входных сигналов (всего комбинаций

2 = 8), а также значение на выходе схемы (в случае, когда один из токов протекает через резистор 8, на выходе 15 формируется уровень логического нуля, в противном случае — уровень логической единицы), Как следует из таблицы, схема действительно реализует функцию, причем одновременно через резистор 8 протекает не более одного тока (или !l, или tz), т.е. уровень логического нуля остается постоянным.

Таким образом, предложенная схема по сравнению с известной схемой позволяет реализовать функцию от трех переменных, т.е. расширить и функциональное возможности,и при этом задержка остается практически равной задержке схемы, реализующей функцию от двух переменных.

Формула изобретения

Схема на переключении тока, содержащая семь транзисторов, резистор, два ис5 точника тока, два источника опорного напряжения, два входа и выход, причем первый и второй транзисторы выполнены с объединенными эмиттерами, которые подключены к первому источнику тока, кол"0 лектор первого транзистора соединен с эмиттерами третьего и четвертого транзисторов, коллектор второго — с змиттерами пятого и шестого транзисторов, а база — с первым источником опорного напряжения, базы четвертого и пятого транзисторов подклЮчены к второму источнику опорного напряжения, база первого транзистора соединена с эмиттером седьмого и с вторым источником тока, база седьмого транзисто20 ра соединена с первым входом схемы, базы третьего и шестого транзисторов соединены с вторым входом схемы, коллекторы четвертого и шестого транзисторов . подключены к первому выводу резистора и к выходу схемы, коллекторы третьего и пятого транзисторов подключены к коллекто. ру седьмого транзистора и второму выводу резистора, отличающаяся тем, что, с целью расширения функциональных воз30 можностей, в схему дополнительно введены пять транзисторов, источник тока, третий вход схемы; причем эмиттеры первого и второго дополнительных транзисторов соеди-. нены с дополнительным источником тока, 35 коллектор первого дополнительного трэнзистора соединен эмиттерами третьего и четвертого дополнительных транзисторов, база первого дополнительного транзистора соединена с эмиттером седьмого транзи"0 стора, база йторого дополнительного транзистора — с первым источником опорного напряжения, база третьего дополнительного транзистора — с базой пятого дополнительного транзистора и с третьим входом

45 схемы, а коллектор -с коллектором шестого . транзистора, база четвертого дополнительното транзистора соединена с вторым источником опорного напряжения, а коллектор — с коллекторами второго и пято50 го дополнительных и третьего транзисторов; эмиттер пятого дополнительного транзистора соединен с эмиттером третьего транзистора.

1798917

Пути протекания токов источников 1> и lz

П р и м е ч а н и е. Протекание тока по пути коллектор — эмиттер транзисторов с номером

l обозначено как Т, а протекание тока через резистор 8 — как R.

Запись — (Ti+ Т1) — означает, что ток протекает параллельно через оба транзистора (после них он вновь складывается).

Корректор А.Козориз

Редактор

Заказ 779 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

19

Составитель А.Голубев

Техред M.Moðãåíòàë

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101