Логический элемент на переключении тока

 

Изобретение относится к импульсной технике, в частности к логическим элементам на переключении тока, и может быть использовано в сверхскоростных интегральных схемах для построения комбинационной части логических схем. Цель изобретения - расширение функциональных возможностей логического элемента на переключении тока, путем реализации функции трех переменных. Логический элемент на переключении тока содержит пять транзисторов , резистор, два источника тока, две шины опорного напряжения, три входа, выход , десять дополнительных транзисторов и два источника тока. Введение десяти дополнительных транзисторов, двух.дополнительных источников тока и третьего входа позволяет расширить функциональные возможности логического элемента за счет реализации функции трех переменных Y Xi «Ха-Хз, при обеспечении максимального быстродействия и сохранении стабильности уровня логического нуля на выходе без использования диодного фиксатора потенциалов . 1 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК Ж 1716600 А1 (я)5 Н 03 К 19/086

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ,/, 0 о

О

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4786752/21 (22) 24.01.90 (46) 29.02.92. Бюл. М 8 (71) Ленинградское объединение электронного приборостроения "Светлана" (72) А.П.Голубев и С.Л.Афиногенов (53) 62,1.374(088.8) (56) Алексенко А, Г„Шагурин И,И. Микросхемотехника. М.: Радио и связь, 1982, с,115118.

Микросхемы интегральные. Кристалл

К1520ХМ2, Исходные данные по проектированию заказных матричных БИС на базовомматричном кристалле И60.734.106. 1984, с,43 — 44, 54.

Руководящий документ. Микросхемы интегральные матричные на основе базового матричного кристалла С-200. Правила проектирования РД(эМ 194 †, 1988, с.100, (54) ЛОГИЧЕСКИЙ ЭЛЕМЕНТ НА ПЕРЕКЛЮЧЕНИИ ТОКА (57) Изобретение относится к импульсной технике, в частности к логическим элемен Изобретение относится к импульсной технике, в частности к логическим элементам на переключении тока, и может быть использовано в сврехскоростных интегральных схемах для построения комбинационной части логических схем, 1

В ряде случаев при построении ЭСЛ-элемента, выполненного на двух уровнях переключения тока, требуется реализовать функцию Y = X> Xz .Хз, причем задержка переключения от любой переменной при этом должна быть минимальна, Известен метод построения функций трех переменных на одном переключаемом токе при трех ярусах его переключения, однако, задержка сигнала, подаваемого на там на переключении тока, и.может быть использовано в сверхскоростных интегральных схемах для построения комбинационной части логических схем. Цель изобретения — расширение функциональных возможностей логического элемента на переключении тока, путем реализации функции трех переменных. Логический элемент на переключении тока содержит пять транзисторов, резистор, два источника тока, две шины опорного напряжения, три входа, выход, десять дополнительных транзисторов и два источника тока. Введение десяти дополнительных транзисторов, двух,дополнительных источников тока и третьего входа позволяет расширить функциональные возможности логического элемента за счет реализации функции трех переменных Y = Х

i .Хз, при обеспечении максимального быстродействия и сохранении стабильности уровня логического нуля на выходе без использования диодного фиксатора потенциалов, 1 ил, нижний ярус, оказывается значительно больше задержки прохождения сигнала, подаваемого на верхний ярус. Ь*

Кроме того, значительное число БМК

3CJl-типа ориентировано на два уровня переключения тока, что также заставляет ограничиваться двумя уровнями. ,Известны элементы, выполненные на двух и более токовых ключах, с двумя уровнями переключения тока, причем максимальная задержка таких элементов примерно равна задержке одного токового ключа.

Однако в элементе, построенном данным образом, через резистор, формирующий логический перепад, может

1716600 одновременно протекать О, 1, 2 и более токов токовых ключей. Для стабилизации уровня логического нуля в элемент введен параллельно этому резистору ограничительный диод, что, однако, не позволяет сохранять достаточно стабильный уровень логического нуля в элементе и приводит к увеличению задержки.

Наиболее близким по технической сущности является элемент, реализующий фун5

10 кцию Y = Х1 Хг на двух уровнях переключения тока, т.е. он формирует функцию, являющуюся частным случаем требуемой при Хз= 1.

Недостатком этого элемента является 15 невозможность реализации функции Y = X> х

Хг Хз от.трех переменных, каждая из которых отлична от const.

Целью изобретения является расширение функциональнйх возможностей логиче- 20 ского элемента при переключении тока путем реализации функции трех переменных.

Поставленная цель-достигается тем, что в логический элемент на переключении то- 25 ка, содержащий пять транзисторов, резистор, два источника тока, две шины опорного напряжения, два входа и выход, причем первый и второй транзисторы выполнены с объединенными эмиттерами, кото- 30 рые подключены к первому источнику тока, коллектор первого транзистора соединен с эмиттерами третьего и четвертого транзисторов, база первого транзистора соединена .с эмиттером пятого и с вторым 35 источником тока, база второго — с первой шиной опорного напряжения, база четвертого транзистора подключена к второй шине опорного напряжения, база пятого транзистора соединена-с первым входом 40 элемента, база третьего транзистора соединена с вторым входом элемента, коллектор четвертого транзистора подключен к первому выводу резистора и к выходу элемента, коллектор третьего транзистора подключен 45 к коллектору пятого транзистора и второму выво„цу резистора, согласно изобретению, введейы десять дополнительных транзисторов, два дополнительных источника тока, третий вход элемента, причем эмиттеры первого и второго дополнительных тран- 50, зисторов объединены с первым дополнительным источником тока, коллектор первого дополнительного транзистора со- . единен с объединенными эмиттерами третьего и четвертого дополнительных 55 транзисторов, база первого дополнительного транзистора соединена с эмиттером пятого дополнительного транзистора и вторым дополнительным источником тока, база второго дополнительного транзистора — с первой шиной опорного напряжения, база третьего дополнительного транзистора — с базами шестого и седьмого дополнительных транзисторов и с третьим входом элемента, а коллектор — с коллекторами шестого, восьмого, пятого, десятого дополнительных и третьего транзисторов, базы четвертого, девятого и десятогодополнительных транзисторов соединены с второй шиной опорного напряжения, а коллектор четвертого дополнительного транзистора — с коллекторами седьмого и девятого дополнительных и четвертого транзисторов, эмиттеры шестого, восьмого и девятого дополнительных транзисторов соединены с коллекторами второго допол-. нительного транзистора, а эмиттеры седьмого и десятого дополнительных транзисторов — с коллектором второго транзистора, база пятого дополнительного транзистора соединена с вторым входом элемента, а база восьмого дополнительного транзистора — с первым входом элемента.

Введение дополнительных элементов позволяет реализовать функЦию Y = X1 Х

Xs, причем через резистор протекает одновременно не более одного тока первого источника тока или первого дополнительного источника тока, и поэтому не требуется под4 ключения ограничительного диода, а задержка практически равна задержке схемы, реализующей функцию

F(X1, Хг)=X1 Х2.

На чертеже представлена электрическая схема предложенного логического элемента на переключении тока, реализующего функцию

У=Х1 Х Хз, Логический элемент на переключении тока содержит пять транзисторов 1-5, резистор 6, два источника тока 7, 8, две шины опорного напряжения 9, 10, два входа 11, 12 и выход 13, причем первый и второй транзисторы 1, 2 выполнены с обвединенными эмиттерами, которые подключены к первому источнику тока Т, коллектор первого транзистора 1 соединен с эмиттерами третьего и четвертого транзисторов 3, 4, база первого транзистора 1 соединена с эмиттером пятого транзистора 5 и с вторым источником тока 8, база второго транзистора 2 — с первой шиной опорного напряжения

9, база четвертого транзистора 4 подключена к второй шине опорного напряжения 10, база пятого транзистора 5 соединена с первым входом 11 элемента, база третьего транзистора 3 соединена с вторым входом

1716600

30 и коллектором третьего транзистора-3, базы четвертого, девятого и десятого дополнительных транзисторов 17, 22, 23 соединены с второй шиной опорного напряжения 1О а коллектор четвертого дополнительного транзистора 17 — с коллекторами седьмого и девятого дополнительных транзисторов

20, 22 и коллектором четвертого транзистора 4, эмиттеры шестого, восьмого и девятого дополнительных транзисторов 19, 21, 22,со40 единены с коллектором второго дополнительного транзистора 15, а эмиттеры седьмого и десятого дополнительных тран-. зисторов 20, 23 — с коллектором второго транзистора 2, база пятого дополнительного транзистора 18 соединена с вторым вхо- 45 дом 12 элемента, а база восьмого дополнительйого транзистора 21 — с riepвым входом 11 элемента.

Предложенный логический элемент на переключении тока функционирует следую-, 50 щим образом.

На входы 11, 12, 26 подаются сигналы, соответствующие уровню логического нуля или единицы. В таблице представлены пути протекания токов первого источника тока 7

55 (! >) и дополнительного источника тока 24 (i>) при различных комбинациях входных сигналов (всего комбинаций 2 = 8), а также зназ чение на выходе 13 (в случае, когда один из токов протекает через резистор 6, на выхоI

12 элемента, коллектор четвертого транзистора 4 подключен к первому выводу резистора 6 и к выходу 13 элемента, коллектор третьего транзистора 3 подключен к коллектору пятого транзистора 5 и второму выводу 5 резистора 6.

Согласно изобретению в логический элемент на переключении тока введены десять дополнительных транзисторов 14-23,, два дополнительных источника тока 24, 25, 10 третий вход элемента 26, причем эмиттеры первого и второго дополнительных транзисторов 14, 15 объединены с первым дополнительным источником тока 24, коллектор первого дополнительного транзистора 14 15 соединен с эмиттерами третьего и четвертого дополнительных транзисторов 16, «1 7, база первого дополнительного транзистора 14 соединена с эмиттером пятого дополнительного транзистора 18 и вторым дополни.- 20 тельным источником тока 25, база второго дополнительного транзистора 15 — с первой шиной опорного напряжения 9, база третьего.дополнительного транзистора 16 — с базами шестого и седьмого дополнительных 25 транзисторов 19, 20 и с третьим входом элемента 26, а коллектор — с коллекторами шестого 19, восьмого 21, пятого 18, десятого 23 дополнительных транзисторов 19, 21, 18, 23 де 13 формируется уровень логического нуля, в противном случае — уровень логической единицы), Как следует из таблицы, схема действительно реализует функцию Y = Х Хг Хз, причем одновременно через резистор 6 протекает не более. одного тока (или i > или

1г), т.е. уровень логического нуля остается постоянным, Таким образом, предложенный логический элемент на переключении тока по сравнению с известным позволяет реализовать функцию от трех переменных, -.е. расширить и функциональные возможности и при этом задержка остается практически равной задержке элемента, реализующего функцию от двух переменных, Формула изобретения

Логический элемент на переключении тока, содержащий пять транзисторов, резистор, два источника тока, две шины опорного напряжения, два входа и выход, причем первый и второй транзисторы выполнены с объединенными эмиттерами, которые подключены к шине, первому источнику тока, коллектор первого транзистора соединен с эмиттерами третьего и четвертого транзисторов., база первого транзистора соединена с эмиттером пятого транзистора и с вторым источником тока, база второго транзистора — с первой шиной опорного напря жения, база четвертого транзистора подключена к второй шине опорного напряжения, база пятого транзистора соединена с первым входом элемента, база третьего транзистора соединена с вторым входом элемента, коллектор четвертого транзистора подключен к.первому выводу резистора и к выходу элемента, коллектор третьего транзистора подключен к коллектору пятого транзистора и второму выводу резистора, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены десять дополнительных транзисторов, два дополнительных источника тока, третий вход элемента, причем эмиттеры первого и второго дополнительных транзисторов объединены с первым дополнительным источником тока, коллектор первого дополнительного транзистора соединен с эмиттерами третьего и четвертого дополнительных транзисторов, база первого дополнительного транзистора соединена с эмиттером пятого дополнительного транзистора и вторым дополнительным источником тока, база второго дополнительного транзистора — с первой шиной опорного напряжения, база третьего дополнительного транзистора — с базами

1716600

Пути протекания токов источников I< и!г

П р и м е ч а н и е . Протекание тока по пути коллектор — эмиттер транзисторов с номером

i обозначено как Т, а протекание тока через резистор 6 — как R. Запись — (Т + Ti) — означает, что ток протекает параллельно через оба транзистора (после них он вновь складывается).

12

f0

Составитель А. Янов

Техред M,Ìîðãåíòàë

Редактор Н. Коляда

Корректор С. Шевкун

Заказ 617 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 шестого и седьмого дог1олнительных транзисторов и с третьим входом элемента, а коллектор — с коллекторами шестого, восьмого, пятого, десятого дополнительных транзисторов и коллектором третьего тран- 5 зистора, базы четвертого, девятого и десятого дополнительных транзисторов соединены с второй шиной опорного напряжения, а коллектор четвертогодополнительного транзистора — C коллекторами 10 седьмого и девятого дополнительных транзисторов и коллектором четвертого транзистора, эмиттеры шестого, восьмого и девятого дополнительных транзисторов соединены с коллекторами второго дополнительного транзистора, а эмиттеры седьмого и десятого дополнительных транзисторов — с коллектором второго транзистора, база пятого дополнительного транзистора соединена с вторым входом элемента, а база восьмого дополнительноготранзистора — с первым входом элемента.