Логический элемент

 

Изобретение относится к импульсной технике и позволяет расширить функциональные возможности логического элемента . Сущность изобретения: логический элемент содержит первый 1, второй 2, третий 3, четвертый 4, пятый 5, шестой 6 и седьмой 7 транзисторы, резистор 8, первый 9 и второй 10 источники тока, первый 11 и второй 12 шины опорного напряжения, первый 13 и второй 14 входы, выход 15, первый 16, второй 17, третий 18, четвертый 19 и пятый 20 дополнительные транзисторы, дополнительный источник тока 21 и третий вход 22. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)л Н 03 К 19/086

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4786294/21 (22) 24.01.90 (46) 23.06.92. Бюл, KL 23 (71) Ленинградское объединение электронного приборостроения "Светлана" (72) А.П.Голубев и С.Л.Афиногенов (53) 621.374(088.8) (56) Микросхемы интегральные. Кристалл

11520ХМ2. Исходные цанные по проектированию заказных матричных БИС на базовом матричном кристалле И60.734.106, 1984, с.43 — 44, 54.

Алексеенко А.Г., Шагурин И.И. Микросхемотехника. — М„и связь, 1982, с.139, рис.3.21.

Изобретение относит я к импульсной технике, в частности к логическим элементам на переключении тока, и может быть использовано в свеохскоростных интеграл ьн ых схемах для построен ия комбинационной части логических схем.

Известны логические элементы, выполненные на двух и более токовых ключах, с двумя уровнями переключения тока, причем максимальная задержка таких схем примерно равна задержке одного токового ключа.

Однако в элементе, построенном данным образом, через резистор, формирующий логический перепад, может одновременно протекать О, 1, 2 и более токов токовых ключей. Для стабилизации уровня логического нуля в элемент введен параллельно этому резистору ограничительный диод, что, однако, не r озволяет сохранять достаточно стабильный уровеньь логического нуля в

„„. Ж „„1742991 А1 (54) ЛОГИЧЕСКИЙ ЭЛЕМЕНТ (57) Изобретение относится к импульсной технике и позволяет расширить функциональные возможности логического элемента. Сущность изобретения: логический элемент содержит первый 1, второй 2, гретий 3, четвертый 4, пятый 5, шестой 6 и седьмой 7 транзисторы, резистор 8, первый

9 и второй 10 источники тока, первый 11 и второй 12 шины опорного напряжения, первый 13 и второй 14 входы, выход 15, первый

16, второй 17, третий 18, четвертый 19 и пятый 20 дополнительные транзисторы, дополнительный источник тока 21 и третий вход 22. 1 ил. элементе и приводит к увеличению задержки.

Наиболее близким по технической сущности является логический элемент, реализующий функцию F(X>, Хг) = (X> + Х2) на двух уровнях переключения тока, т.е. формирует функцию, являющуюся частным случаем тре- О буемой при Хз = 1. Недостатком этого эле- с0 мента является невозможность реализации функции F(X1, Х2, Хз) = Xl Х2+ Х1 Хг Хз от трех переменных, каждая из которых отлична от const. и

Цель изобретения — расширение функциональных возможностей логического элемента.

Поставленная цель достигается тем, что в логический элемент, содержащий семь транзисторов, резистор, два источника тока, две шины опорного напряжения, два входа и выход, эмиттеры первого и второго

1742991 транзисторов подключены к первому источнику тока, коллектор первого транзистора соединен с эмиттерами третьего и четвертого транзисторов, база первого транзистора соединена с эмиттером пятого транзистора и вторым источником тока, база второго транзистора — с первой шиной опорного напряжения, базы четвертого и шестого транзисторов подключены к второй шине опорного напряжения, база пятого транзистора соединена с первым входом, базы третьего и седьмого транзисторов соединены с вторым входом, первый вывод резистора подключен к коллектору шестого транзистора и выходу, коллектор пятого транзистора подключен к коллектору седьмого транзистора и второму выводу резистора, эмиттеры шестого и седьмого транзисторов соеди нен ы с коллектором второго транзистора, введены пять дополнительных транзисторов, дополнительный источник тока и третий вход, приченм эмиттеры первого и второго дополнительных транзисторовсоединены сдополнительным источником тока, база первогоо дополнительного транзистора, база второго дополнительного транзистора — с первой шиной опорного напряжения, база третьего дополнительного транзистора соединена с третьим входом, база четвертого дополнительного транзистора соединена с вторым входом, а коллектор четвертого дополнительного транзистора— с коллектором четвертого транзистора и выходом, коллекторы второго, третьего и пятого дополнительных транзисторов соединены с коллекторами третьего и пятого транзисторов, база пятого дополнительного транзистора соединена с второй шиной опорного напряжения, эмиттеры четвертого и пятого дополнительных транзисторов соединены с коллектором первого дополнительного транзистора, эмиттер третьего дополнительного транзистора соединен с эмиттером третьего транзистора, Введение дополнительных элементов позволяет реализовать функцию F(X1, Хг, Хз) =

Х Х + Х1ХгХз, причем через резистор протекает одновременно не более одного тока первого источника тока или первого дополнительного источника тока, поэтому не требуется подключения ограничительного диода, а задержка практически равна задержке элемента, реализующего функцию F(X1 Х )

= Х + Хг.

На чертеже представлена электрическая схема логического элемента, реализующего функцию F(X>, Х2, Хз) = Х1Х2 +

+Х ХзХз.

Логический элемент, реализующий функцию F(X<, Хг, Хз) = Х1Хг+ Х1ХгХз содержит семь транзисторов 1 — 7, резистор 8, два источника тока 9, 10, две шины опорного напряжения 11, 12, два входа 13, 14 и выход

15, эмиттеры первого и второго транзисторов 1, 2 подключены к первому источнику тока 9, коллектор первого транзистора 1 соединен с эмиттерами третьего 3 и четверто10 го 4 транзисторов, база первого транзистора 1 соединена с эмиттером пятого транзистора 5 и вторым источником тока

10, база второго транзистора 2 — с первой шиной опорного напряжения 11, базы чет15

55 вертого и шестого транзисторов 4, 6 подкл ючены к второй шине опорного напряжения 12, база пятого транзистора 5 соединена с первым входом 13, базы третьего и седьмого транзисторов 3, 7 соединены с вторым входом 14, первый вывод резистора 8 подключен к коллектору шестого бтранзистора и выходу 15, коллектор пятого транзистора 5 подключен к коллектору седьмого транзистора 7 и второму выводу резистора 8. Эмиттеры шестого и седьмого транзисторов 6,7 соединен ы с коллектором второго 2 транзистора, Согласно изобретению в элемент введены пять дополнительных транзисторов 16 — 20, дополнительный источник тока

21, третий вход 22, причем эмиттеры первого и второго дополнительных транзисторов

16, 17 соединены с дополнительным источником тока 21, база первогодополнительного транзистора 16 соединена с базой первого транзистора 1, база второго дополнительного транзистора 17 — с первой шиной опорного напряжения 11, база третьего дополнительного транзистора 18 соединена с третьим входом 22, база четвертого дополнительного транзистора 19 соединена с вторым входом 14, а коллектор четвертого дополнительного транзистора

19,— с коллектором четвертого транзистора

4 и выходом, коллекторы второго, третьего, пятого дополнительных транзисторов 17, 18, 20 соединены с коллекторами третьего и пятого транзисторов 3, 5, база пятого допол нительного транзистора 20 соединена с второй шиной опорного напряжения 12, эмиттеры четвертого и пятого дополнительных транзисторов 19, 20 соединены с коллектором первого дополнительного транзистора 16,эмиттер третьего дополнительного транзистора 18 соединен с эмиттером третьего транзистора 3.

Предложенный логический элемент функционирует следующим образом.

На входы 13, 14, 22 подаются сигналы, соответствующие уровню логического нуля

1742991

Формула изобретения

Логический элемент, содержащий семь транзисторов, резистор, два источника тока, две шины опорного напряжения, два входа и выход, эмиттеры первого и второго транзисторов подключены к первомуисточнику тока, коллектор первого транзистора соединен с эмиттерами третьего и четвертого транзисторов, база первого транзистора соединена с эмиттером пятого транзистора и вторым источником тока, база второго транзистора — с первой шиной опорного напряжения, базы четвертого и шестого транзисторов подключены к второй шине опорного напряжения, база пятого транзиПримечание. Протекание тока по пути коллектор-эмиттер транзисторов с номером I обозначено как Ть а протекание потока через резистор 8 — как R. Запись /Т +Т / означает, что ток протекает параллельно через оба транзистора / после них он вновь складывается/. или единицы. В таблице представлены пути протекания токов первого источника тока 9 (lq) и дополнительного источника тока 21 (lz) при различных комбинациях входных сигналов (всего комбинаций 2 = 8),а также значение на выходе элемента (в случае, когда один из токов протекает через резистор 8, на выходе 15 формируется уровень логического нуля, в противном слуаче — уровень логической единицы). Как следует из таблицы, логический элемент реализует функцию

F(X>, Х2, Хз) = Х1Х2 + Х Х2Хз, причем одновременно через резистор 8 протекает не более одного тока (или 11 или lz), т.е. уровень логического нуля остается постоянным.

Таким образом, предложенный логический элемент по сравнению с известным позволяет реализовать функцию от трех переменных, т.е. расширить функциональные воэможности, причем задержка остается практически равной задержке элемента, реализующего функцию от двух переменных. стара соединена с первым входом, базы третьего и седьмого транзисторов соединены с вторым входом, первый вывод резисто5 ра подключен к коллектору шестого транзистора и выходу, коллектор пятого транзистора подключен к коллектору седьмого транзистора и второму выводу резистора, эмиттеры шестого и седьмого

10 транзисторов соединены с коллектором второго транзистора, отличающийся тем, что, с целью расширения функциональных возможностей, в логический элемент введены пять дополнительных транзисторов, до15 полнительный источник, тока и третий вход, причем эмиттеры первого и второго дополнительных транзисторов соединены с дополнительным источником тока, база первого дополнительного транзистора сое20 динена с базой первого транзистора, база второго дополнительного, транзистора — с первой шиной опорного напряжения, база третьего дополнительного транзистора соединена с третьим входом, база четвертого

25 дополнительного транзистора соединена с вторым входом, а коллектор четвертого дополнительного транзистора — с коллектором четвертого транзисторов и выходом, коллекторы второго, третьего, пятого дополнитель30 ных транзисторов соединены с коллекторами третьего и пятого транзисторов, база пятого дополнительного транзистора соединена с второй шиной опорного напряжения, эмиттеры четвертого и пятого

35 дополнительных транзисторов соединены с коллектором первого дополнительного транзистора, эмиттер третьего дополнительного транзистора соединен с эмиттером третьего транзистора.

1742991

35

45

Составитель А.Янов

Техред M.Ìîðãåíòàë Корректор М.Демчик

Редактор Т.Шагова

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101

Заказ 2294 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5