Накапливающий сумматор

 

ОПИСАНИЕ ИЗОБРЕТЕНИ

К ПАТЕНТУ

Комитет Российской Федерации по патентам и товарным знакам (21) 475?261/24 (22) 09.1139 (46) 30.10.93 Бюл. No 39 — 40 (71) Горьковский научно-исследовательский приборостроительный институт (72) Кириллов М.И. (73) Нижегородский научно-исследовательский приборостроительный институт "Кварц" (64) НАКАПЛИВАЮЩИЙ СУММАТОР (57) Изобретение относится к вычислительной технике и может быть использовано в синтезаторах и программируемых генераторах сигналов. Цель изобретения — повышение быстродействия сумматора при сохранении высокой тактовой частоты и (В) RU (11) 20О2297 С1 (51) 5 G06F7 50 возможности наращивания разрядов Накапливающий сумматор содержит выходные регистры и и каскадов, каждый из которых содержит комбинационный сумматор и регистр, а также две группы блоков задержки и переключатель. Повышение быст— родействия достигается тем, что тактовый сигнал на последующий каскад задерживается на величину задержки прохождения сигнала по кольцу каскада накапливающего сумматора. Благодаря этому в этом каскаде успевают сформироваться импульсы переполнения до прихода тактового импульса на следующий каскад и код числа на выходе не искажается даже при высокой тактовой частоте. 2 ил.

2002297

Изобретение относится к вычислительной технике и может быть использовано в синтезаторах и программируемых генераторах сигналов, Известны накапливающие сумматоры (1), выполненные на основе полных комбинационных сумматоров (a дальнейшем сумматоров) и регистров памяти. На вход сумматора поступает код числа, который складыввется с содержанием регистра памяти. Полученная сумма снова записывается в регистр памяти с каждым тактом входной тактовой последовательности, поступающей по шине ЗАПИСЬ. Эта сумма является слагаемым для последующего прибавляемого числа, При этом параллельный выход сумматоров является выходом суммы, а выход переноса старшего сумматора является выходом старшего разряда этой суммы. Такие накапливающие сумматоры из-за минимального количества входящих элементов имеют высокое быстродействие.

Время суммирования включает время срабатывания сумматоров tc и время записи суммы в регистры памяти тз; t g= пт2 + t3, где n — число сумматоров (каскадов).

При использовании накапливающего сумматора в синтезаторе частот число каскадов сумматора определяет шаг перестройки частоты (его дискретность). При увеличении дискретности растет число каскадов и и время суммирования t g (уменьшается быстродействие накапливающего сумматора, а также и синтезатора частот, требуется .более низкая тактовая частота, сужается диапазон частот синтезатора).

Наиболее близким к заявляемому по технической сущности является накапливающий сумматор (2), содержащий выходные регистры и и каскадов, каждый из которых содержит комбинационный сумматор и регистр, а также тактируемые блоки задержки (регистры), Целью изобретения является увеличение быстродействия при сохранении высокой TBKTQBQA частоты с возможностью наращивания разрядов накапливающего сумматора.

Нэ фиг, 1 представлена схема накапливающего сумматора; на фиг. 2 приведены осциллограммы, поясняющие его работу, Накапливающий сумматор содержит п комбинационных сумматоров 1, и регистров

2, 2п-2 блоков 3, 4 задержки первой и второй групп, переключатель 5 и ri выходных регистров 6, Комбинационные сумматоры 1 и регистры 2 образуют каскады 7, Нэкапли5

55 вающий сумматор имеет также информационные входы 8, вход 9 переноса, выход 10 переполнения, информационные выходы

11, вход 12 записи, управляющие входы 13, Подача тактового сигнала на входы каскадов 7 накапливающего сумматора, кроме младшего, осуществляется через блоки 3 задержки, выходной сигнал суммы с каскадов

7 накапливающего сумматора, кроме старшего, снимается через блоки 4 задержки на выходные регистры 6, тактовые входы которых подключены к переключателю 5. Информационные входы переключателя 5 подключены к входам регистров 2, а управляющие входы — к управляющим входам 13 накапливающего сумматора, Работает накапливающий сумматор следующим образом, С ка>кдым импульсом тактовой последовательности число, присутствующее на входах, суммируется с числом, хранящимся в регистрах 2, однако запись в регистры 2 происходит последовательно, начиная с младшего разряда, Время задержки записи выбирается примерно равным времени задержки выдачи импульса переполнения одного каскада 7, но не больше времени задержки одного каскада 7 плюс задержка сумматора 1, За счет этого импульс переполнения на входе следующего каскада 7 появляется почти одновременно с тактовым сигналом, благодаря чему отсутствует накопление задер>кки импульса переполнения относительно тактового сигнала, что позволяет наращивать разряды накапливающего сумматора при сохранении высокой тактовой частоты. Код числа суммы снимается с выходов каскадов 7 через блоки 3 задержки, величина эадер>кки которых растет с уменьшением веса разряда. Этим самым устраняются искажения сигналов суммы во времени, Выходные регистры 6 производят синхронизацию сигналов суммы с тактовым сигналом, устраняя погрешности времени задержки. Момент подачи тактового сигнала выбирается переключателем 5, что позволяет устранить ошибки при считывании из-за переколебаний в блоках 3, 4 задержки и линиях связи в широком диапазоне частот. (56) 1. Шишов С.Я. и др. Прямые цифровые синтезаторы частот для аппаратуры средств связи. - Техника средств связи, серия Техника радиосвязи, вып. 9, 1983. с. 67.

2. Данилов P.Â. и др. Применение интегральных микросхем в электронной вычислительной технике, Справочник /Под редакцией Б.Н,Файэулаева, Б.В.Табарина. — M. Радио и связь, 1987, с. 114, ф °

ЭВ ° °

° °

Э ° В В ° ° б

° °

В Я ф

° Я

° Я °

Э Я! I . В

I ° б ° б

° б, Э

° ° В °

° ° °

° ° 1 Э В

t °

°° ° °

° I ° б . ° °

° б 1 ° Э

Я! ° °

° I °

° ° ° ° ° °

Я ° °

° Я ° ° ° ° ° ° ° 1

° б

Ф Ф !

° °

° б

° Э ° ° °

Ф б

°: °

° °

° I °

° Я ° °

° I

° Я ° °

° ° ° В

° Э

° °

Э б ° I ° В ° б

° ° ° б В I! В !

° б . °

° ° °

° I ° Я

° ° б ° °

В б

Я ° °

° Э

° I

I °

° ° ° !

° ° ° ° ° ° Я

° В

II ° °

° б °

° Я °

° Э ° Э

° °

° °

° I ° °

° ° °

° °

° I

II ° !

° ° Э

° Я ° б °

° ° ° ° °

° °

° ° .

° °

° В! °

I ° В

Я Я ° б

I °

°, °

° ° °

Я В

° Я

° Я °

° ° ° °

° °

I б °

° Э ° б ° I °

В °! ° Я I ° ° I Э

Я!Э . ° .: ° I ° ° ° ° ° ° Я

° I ° ° l ° ° б ° ° °

° В ° ° ° ° ° б ° б ° ° б б °

° б-В! ° ° . ° ° ° ° °

Ф Э Э ° ° °

° °

° б

° б

° I

° ° ° 1 б

° ° ° ! ° Э

II ° °!

° Ф

° б ° ° Я . ° Я ° ° °

° ° Э Я ЭЯФ

° ° ° Я ° ° ° I °

Ф ° бб - ° ° б Ф

<1 ° °

° б ° В б В

2002297

Составитель В.Березкин

Техред М.Моргентал

Корректор С.Патрушева

Редактор Т.Юрчикова

Заказ 3173

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Рд

Ь 9 фм

Тираж Подписное

НПО "Поиск" Роспатента

113035, Москва, Ж-35. Раушская наб., 4/5

Накапливающий сумматор Накапливающий сумматор Накапливающий сумматор Накапливающий сумматор 

 

Похожие патенты:

Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано при построении многооперандных арифметических устройств матричного типа Цепь изобретения - расширение области применения устройства для подсчета числа единиц за счет увеличения разрядности входной информации до тринадцати

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано при проектировании арифметических устройств высокой производительности

Изобретение относится к области вычислительной техники и микроэлектроники и предназначено для построения быстродействующих матричных арифметических устройств

Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах, работающих в коде 1 из К

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении легко тестируемых многоразрядных суммирующих схем

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств вычислительных машин с плавающей запятой

Изобретение относится к вычислительной технике и может быть использовано в арифметических блоках ЭВМ

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх