Счетное устройство

 

Изобретение относится к импульсной технике и позволяет расширить область применения устройства за счет уменьшения количества RC-элементов и шин управления Счетное устройство содержит n-разрядный комбинационный сумматор 1, двухканальный n-разрядный мультиплексор 2, преобразователь 3 отраженного двоичного кода (ОДК) в позиционный двоичный код (ПДК), преобразователя 4 ПДК в ОДК, блок 5 сравнения, п триггерных устройств 6 9 и инвертор 10. 1 табл, 4 ид

ОПИСАНИЕ ЙЗОБРЕТ

Комитет Российской Федерации по патентам и товарным знакам (21) 5025553!21(22) 03.02.92 (46) 30.1193 Бюл. Na 43-44 (71) Всесоюзный научно-исследовательский институт экспериментальной физики (72) Шишкин Г.И„ Зубаеров РФ. (73) Всероссийский научно-исследовательский институт экспериментальной физики (54) СЧЕТКОЕ УСТРОЙСТВО (57) Изобретение относится к импульсной технике и в) RU (и) 2ÎÎ4Î74 С1 йО позволяет расширить область применения устройства за счет уменьшения количества RC-элементов и шин управления. Счетное устройство содержит и-разрядный комбинационный сумматор 1, двухка, нальный и-разрядный мультиплексор 2, преобразователь 3 отраженного двоичного кода (ОДК) в позиционный двоичный код (ПДК), преобразователя 4

ПДК в ОДК, блок 5 сравнения, и триггерных устройств б 9 и инвертор 10. 1 табл, 4 ил.

2004074

Изобретение относится к импульсной технике и может быть использовано в различных цифровых устройствах, работающих в условиях воздействия помех.

Известно счетное устройство (авт. св.

СССР М 797078, кл. Н 03 К 23/00, опублик.

15.01.81), Содержащее входную шину, Основной счетчик, нуль-орган, два элемента совпадения, дополнительный триггер, регистр памяти, комбинационный сумматор, блок фиксации изменения кода, два элемента задержки, две группы вентильных элементов, элемент НЕ и элемент ИЛИ.

Выходы основного счетчика соединены с входами блока фиксации изменения кода, с входами первой группы вентильных элементов и с первыми входами комбинационного сумматора, вторые входы которого соединены с входами второй группы вентильных элементов и с выходами регистра памяти, входы которого соединены с выходами перВоА группы вентильных элементов. Установочные входы основного счетчика соединены с выходами второй группы вентильных элементов, Выход комбинационного сумматора через нуль-орган соединен с входом элемента НЕ и с первым входом первого элемента совпадения, выход которого соединен с управляющим входом первой группы вентильных. элементов и с первым входом элемента ИЛИ, второй вход которого соединен с управляющим входом второй группы вентильных элементов и с выходом второго элемента совпадения, первый вход которого соединен с выходом элемента НЕ, второй вход — с вторым входом первого элемента совпадения и с выходом первого элемента задер>кки. Третьи входы первого и второго элементов совпадения соединены с выхОдом дОполнительного триггера, вход установки в единицу которого соединен с входом первого элемента задержки и с выходом блока фиксации изменения кода. Вход установки в ноль дополнительного триггера соединен с выходом второго элемента задержки, вход которого соединен с выходом элемента

ИЛИ; Входная шина соединена с тактовым входом основного счетчика.

Недостатками этого устройства являются относительно низкая помехоустойчивость, обусловленная возможностью несанкционированных переключений триггеров регистра памяти или основного счетчика (изменение состояний последнего на единицу) от помех, например, по шине питания или от помех на управляющем входе соответствующей группы вентильных элементов; ограниченность функциональных возможностей, обусловленная тем, что устройство не обладает возможность предварительной параллельной записи информации, т.е. начальной установки; сложность схемы и, следовательно, относительно низкая надежность, причем в случае повышения помехоустойчивости регистра памяти и основного счетчика известными путями схема устройства еще более усложняется.

Известно счетное устройство (авт, св.

СССР N . 1464893, кл, Н 03 К 23/00, 06,04.87), содержащее входную шину, и-разрядный комбинационный сумматор, 2п RC-элементов задер>кки, первый и второй элементы

ИЛИ-НЕ и двухканальный п-разря,"ный мультиплексор, Первый вход первого элемента ИЛИ-НЕ соединен с входной шиной, второй вход — с шиной сброса и с первым входом второго элемента ИЛИ-НЕ, второй

20 вход которого соединен с выходом первого элемента ИЛИ-НЕ ис первым управляющим входом мультиплексора, второй управляющий вход которого соединен с выходом второго элемента ИЛИ-Н Е и с входом младшего разряда первого слагаемого комбинационного сумматора, Входы остальных разрядов первого слагаемого комбинационного сумматора соединены с общей шиной устройства, входы разрядов второго слагаемого — c выходами соответствующих разрядов мультиплексора, Выходы разрядов комбинационного сумматора через соответствующие первые и RC-элементов задержки подключены к соответствующим входам первого ка35 нала мультигглексора, выходы разрядов которого через соответствующие вторые и

RC-элементов задержки соединены с соответствующими входами его второго канала.

Недостатками даннога устройства явля40 ются ограниченность области применения, обусловленная наличиемдискретных2п RCэлементов задержки с их связями, например, наличие такого большого количества дискретных элементов затрудняет использование устройства в аппаратуре, реализуемой на гибридных микросборках, и практически исключает использование устройства в аппаратуре, реализуемой на базовых матричных кристаллах (БМК), поскольку

50 подключение указанных дискретных элементов r; БМК через выводы его корпуса приводит к снижению коэффициента использования функциональных возможностей БМ К; относительно низкая помехоустойчивость, обусловленная тем, что любая помеха на шине сброса приводит к кратковременному сбою информации на выходах мультиплексора, т.е. к сбора информации на выходных шинах устройства; ограниченность функциональных возможностей, 2004074 обусловленная тем, что устройство не обладает возможностью начальной установки.

Известно помехоустойчивае счетное у =.тройство (авт.сн. СССР М 1572383, кл. Н 03

К 23/00, 04.10.88). которое является прототипом и содержит входную и выходную шины, шину сброса, и-разрядный комбинационный сумматор, первые и вторые RC-элементы задержки, три элемента

ИЛИ-НЕ, дна двухканальных и-разрядных мультиплексора, инвертор, шину команды записи и кодовые шины. Первый вход первого элемента ИЛИ-НЕ соединен с шиной сброса, выход — с первым входом второго элемента ИЛИ-Н Е, второй вход которого соединен с шиной сброса. Входы разрлдов, кроме младшего, первого слагаемого комбинационного сумматора соединены с общей шиной, входы разрядов второго слагаемого — с вь ходами соответствующих разрядов первого мультиплексора, входы первого канала которого подключены к выходам первых RC-элементов задержки, а разрядные выходы через вторые RC-элементы задержки соединены с соответствующими входами его второго канала. Выход переноса комбинационного сумматора соединен с выходнсй шиной. Первый вход третьего элемента ИЛИ-HE соединен с входной шиной и входом младшего разряда первого слагаемого комбинационного сумматора, второй вход — с шиной сброса, третий вход — с выходом второго элемента

ИЛИ-НЕ, выход — с входом иннертора и с первым управляющим входом первого мультиплексора, второй упранляющий вход которого подключен к выходу инвертсра.

Выходы разрядов второго мультиплексора .соединены с входами первых RC-элементов задержки, входы первого канала соединены с выходами соответствующих разрядов комбинационного сумматора, входы второго канала .— с соответствующими кодовыми шинами, второй управляющий вход — с выходом второго элемента ИЛИ-НЕ, первый управляющий вход — c выходом первого элемента ИЛИ-Н Е, второй вход которога соединен с шиной команды записи.

Данное устройство обладает повышенной помехоустойчивостью по шине сброса и способностью начальной установки, однако это достигнуто в основном за счет усложнения управления устройствам, B частности за счет увеличения количества шин управления. Это ограничивает возможность реализации устройства в виде гибридных микросборск и на базе ЬМК, где существует так называемая "проблема выводов". Недостатком прототипа является ограниченность области его применения, ю

20 обусловленная наличием в его составе большого (2n) количества дискретных элементов, количество которых и их связей с другими элементами возрастает с увеличением разрядности устройства, и наличием дополнительной шины управления — шины записи кода — дпя начальной установки устройства.

Этот недостаток резка ограничивает его использование н аппаратуре, реализуемой на базе БМК и гибридных микросборок, так как для подключения внешних дискретных элементов(в особенности в случаях использования многоразрядного устройства) и отдельной шины записи кода приходится

"тратить" большое количество выводов стандартных корпусов БМК и гибридных микросборок, чем снижаетсл эффективность использования последних.

Техническим результатом изобретения является расширение области применения устройства за счет уменьшения количества дискретных элементов и шин управления.

Технический результат достигается тем, что в счетное устройства, содержащее иразрядный комбинационный сумматор, вход младшего разряда первого слагаемого которого соединен с входной шиной, входы остальных разрядов первого слагаемого соединен ы с общей шиной, а выход переноса

3О соединен с выходной шиной, двухканальный и-разрядный мультиплексор, входы второго канала которого соединены с соответствующими кодовыми шинами, п

RC-элементов, инвертор и шину сброса, вве35 дены и-разрядный преобразователь позиционного двоичного кода (ПДК) н отраженный двоичный код (ОДК), и-разрядный преобразователь ОДК в ПДК, и-разрядный блок сравнения, и О-триггеров и и

40 элементов ИСКЛЮЧАКЗЩЕЕ ИЛИ..первые и вторые входы которых соединены соответственна с прямыми выходами и тактовыми входами соответствующих Ц-триггеров, а выходы через соответствующие RC-элементы — с информационными входами соответствующих 0-триггеров, прямые выходы которых соединены с входами соотнетствующих разрядов преобразователя ОДК в

ПДК, выходы разрядов котррого соединены

50 с входами соотнетствугощих разрядов второго слагаемого комбинационного сумматора, выходы разрядсн которого соединены с входами соответствующих ра"ðÿäñâ преобразователя ПДК в ОДК, выходы разрядов которого соединены с соответствующими входами .первого канала мультиплексора, первый управляющий нхад которого соединен с ьыходам инвертара, второй упраьляющий охсд — с входам инвертора и с шиной сбро;а, а выходы разрядов соединены с

2004074

1 0

30

55 первыми входами соответствующих разрядов блока сравнения, вторые входы и выходы разрядов которого соединены соответственно с прямыми выходами и тактовыми входами соответствующих D-триггеров.

Указанная совокупность признаков обеспечивает технический результат — расширение области применения устройства за счет уменьшения вдвое количестве испальзуемыех в нем дискретных элементов (R, С) и исключения одной шины управления (шины записи кода), поскольку значительно облегчается реализация устройства на базе

БМК и гибридных микросборок.

На фиг. 1 представлена схема устройства в четырехразрядном варианте; на фиг. 2, 3, 4- возможные варианты реализации функциональных элементов устройства.

Счетное устройство (фиг, 1) содержит четырехразрядный комоинацианный сумматор 1, двухканальный четырехраэрлдный мультиплексор 2, четырехразрядные преобразователь 3 ОДК в ПДК и преобразователь

4 ПДК в ОДК, блок 5 сравнения, триггерные устройства 6 ... 9 и инвертор ll0. Вход младшего разряда первого слагаемого комбинационного сумматора 1 соединен с входной шиной 11, входы остальных разрядов первого слагаемого соединены с общей шиной, выход переноса соединен с выходной шиной 12. Выходы разрядов комбинационного сумматора 1 соединены с входами соответствующих разрядов преобразователи 4, выходы разрлдов которого соединены с соответствующими входами первагс канала мультиплексора 2, входы . второго канала которого соединены скодовыми шинам,и 13, первый управляющий вход соединен с выходом MHBGpTop3 10, I3TGpOI) управляющий вход — с входом инвертора 10 и с шиной 14 сброса, Выходы мультиплексо„à2 .соединены с первыми входами соответствующих разрядов блока 5 сравненил, вторые входы и выходы разрлдав которого соединены со0TB8TcTII8I с прямыми выхадзми и такта выми входами соатветству1ащих триггерных устройств 6 ... 9. Входы разрядов преобразователя 3 соединены с выходами соответствующих триггерных устройств 6 „. 9, а выходы разрлдов — с входами соответствующих разрядов второго слагаемого комбинационного сумматора 1. Каждый из триггерных устройств б ... 9 содержит Dтриггер 15, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

16, выход которого через последовательно включенные резисторы 1I7, 18 соединены с информационным входам D-триггера 15, первый и второй входы соединены соответственно с прямым выходом и тактовым входом 0-триггера 15. В каждом из триггерных устройств 6 ... 9 между общей шиной и общим выводом резисторов 17, 18 включен конденсатор 19. Прлмой выход D-триггера

15 в каждом иэ триггерных устройств 6 ... 9 является прлмым выходом триггерного устройства, тактовый вход 0-триггера 15, соединенный с вторым входом элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ 16, — тактовым входом триггерного устройства.

Преобразователь 3 обеспечивает преобразования ОДК в ПДК в соответствии с таблицей и выполнен на элементах ИСКЛЮЧАЮЩЕЕ ИЛИ 20 ... 22 (фиг, 2), Преобразователь 4 обеспечивает преобразование ПДК в ОДК в соответствии с таблицей и выполнен на элементах ИСКЛ1ОЧАЮЩЕЕ ИЛИ 23 ...

25 (фиг. 3), EJIox 5 сравнения обеспечивает поразрядное сравнение символов ОДК, поступающих с прямых выходов триггерных устройств 6 „. 9, и символов ОДК, поступающих с выходов мультиплексора 2. На BI IxQ дах разрядов блока сравнения выходные сигналы (с уровнем логической "1") появллютсл при несовпадении логических уровней символов кодов на входах его соответствующих разрядов. Выполнен блок сравнения на элементах И СКЛ )ОЧАЮ ЩЕ Е ИЛ И 26 ...

29 (фиг. 4).

О-триггеры 15, входящие в триггерные устройства 6 ... 9, записывают и хранят информаци а, имеющуюсл на информационных входах, при наличии уровня логического

"0" на синхронизирующих входах, Все логические функциональные элементы счетного устройства, как комбинационные (комбинационный сумматор 1, мультиплексор2, преобразователя 3,4, блок

5 сравнения и элементы ИСКЛЮЧАЮЩЕЕ

ИЛИ 16 триггерных устройств б ... 9), так и последовательные (D-триггеры 15 триггерных устройств 6 ... 9) могут быть реализованы на логических элементах интегральных микросхем корпусных или бескорпусных серий (например, 564, 561, 1562 и т.д.) широкого применения, а также БМК.

Постояннал времени RC-элементов, входящих в триггерные устройства 6 ... 9, одинаковая и выбирается исходя из требуемого уровня помехазащиты устройства. Резисторы 1Ы на выходах указанных

RC-элементов не являются обязательными, они нужны лишь в частных случаях для за щиты входов микросхем отдельных серий например серии 564, ат сверхтоков при вы ключении питания устраства.

Построение устройства с количество разрядов больше, чем показано на фиг, 1 асуществляетсл путем простого увеличени разрядов комбинационного сумматора 1

2004074

10 активно формируются) уровни сигналов с 15 входов второго канала, т.е, уровни логиче25

30 мультиплексора 2, преобразователей 3, 4, блока 5 сравнения и количества триггерных устройств 6 ... 9. л.

Работает устройство следующим образом.

В исходном состоянии на входной шине

11, шине 14 сброса и кодовых шинах 13 поддерживается уровень логического "0".

При этом на первом управляющем входе(Чх) мультиплексора 2 имеет место уровень логической "1", на втором (Vy) — уровень логического "0". При таком сочетании сигналов на управляющих входах мультиплексора 2 на выходы его разрядов выдаются (точнее ского "0" с кодовых шин 13. D-триггер 15 каждого из триггерных устройств 6 ... 9 находится в исходном нулевом состоянии, а конденсатор 19 разряжен. На выходах блока 5 сравнения имеются уровни логического

"0", Уровни логического "0" также на выходах преобразователей 3, 4 и комбинационного сумматора 1.

В указанное исходное нулевое состояние устройство может быть установлено из любого его рабочего состояния, для чего достаточно подать импульсный сигнал с уровнем логической "1" по шине 14 сброса, предварительно установив на всех кодовых шинах 13 уровни логического "0". При этом длительность укаэанного импульса сброса должна быть не менее времени разряда заряженных конденсаторов 19 триггерных устройств 6 ... 9 через резисторы 17 до уровня логического "0".

Рассмотрим работу устройства при ус.. тановке его в.исходное состояние из одного рабочего состоя .ия, например иэ состояния, соответствующего числу 1, код которо,го в ОДК 0001 (см. таблицу), при этом логическая "1" хранится триггерным устройством 6.

При подаче импульса сброса по шине 14 сброса в течение этого импульса на первом управляющем входе имеет место уровень логического "0", а на втором — уроьень логической "1", При таком сочетании сигналов на управляющих входах на выходах разрядов мультиплексора 2 поддерживаются уровни логического "0", которые поступает на первые входы соответствующих разрядов блока 5 сравнения, На вторых входах разрядов блока сравнения присутству;от при этом уровни сигналов (0001) с прямых выходов 0-триггеров 15 соответствующих триггерных устройств 6 ... 9, соответствующие текущему состоянии (в нашем случае соответствующие числу 1). В результате поразрядного сравнения уровней сигналов на

55 входах в рассматриваемом случае уровень логической "1" появляется на выходе первого разряда блока 5 сравнения (на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 26, фиг, 4) и поступает на тактовый вход триггерного устройства 6. При этом в течение этого сигнала на выходе элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 16 триггерного устройства 6 поддерживается уровень логического "0" (поскольку

О-триггер 15 данного разряда устройства находится в единичном состоянии), Поэтому заряженный конденсатор 19 начинает разряжаться через резистор 17 и малое выходное сопротивление элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ 16. Если длительность сигнала на выходе первого разряда блока 5 сравнения достаточна для разряда конденсатора 19 до уровня логического "0", то по окончании этого сигнала (т.е. после снятия импульса сброса с шины 14 сброса устройства) D-триггер 15 переключается в нулевое состояние. В результате на выходах (а, б; в, г) всех триггерных устройств 6 ... 9 устанавливаются уровни логического "0", что приводит к установлению уровней логического "0" на всех выходах преобразователя 3, комбинационного сумматора 1 и преобразователя 4. После снятия импульса сброса с шины 14 сброса на первом управляющем входе мультиплексора 2 восстанавливается уровень логической "1", на втором — уровень логического "O". При таком сочетании сигналов на управляющих входах на выходы разрядов мультиплексора 2 выдаются уровни логического "0" с входов его первого канала. Далее эти уровни логического "0" поддерживают сами себя по замкнутой цепи: выходы мультиплексора 2 — блок

5 сравнения — триггерные устройства 6 ... 9 — преобразователь 3 — комбинационный сумматор 1 — преобразователь 4 — входы первого канала мультиплексора 2; Указанное исходное состояние устройства сохраняется вплоть до "записи" в устройство произвольного начального состояния (начальная установка) или подачи по входной шине 11 счетных импульсов.

Начальная установка устройства производится подачей импульсного сигнала (в данном случае импульс начальной установки) с уровнем логической "1" по шине 14 сброса при условии предварительной установки на кодовых шинах 13 кода требуемого состояния устройства в ОДК, При этом код начального состояния устройства может подаваться по кодовым шинам 13 в виде комбинации постоянных или импульсных сигналов. 8 последнем случае длительность комбинации импульсных сигналов должна быт, достаточной для заряда конденсато2004074

30

50 ров 19 соответствующих триггерных устройств 6 „, 9 до уровня логической "1" к моменту снятия импульса (начальной установки) с шины 14 сброса, Допустим, на кодовые шины 13 устройства, находящегося о исходном состоянии, подается ОДК числа 2 (0011). Тогда при подаче импульса начальной установки по шине 14 сброса на выходы разрядов мультиплексора 2 в течение этого импульса выдаются, как и при подаче импульса сброса, сигалы, имеющиеся на входах его второго канала. т.е. в нашем случае код 0011 (на выходах д, е, ж, з соответственно). Данная комбинация сигналов поступает на первые входы разрядов блока 5 сравнения, на BTOрые входы разрядов которого поступают уровни логического "0" с прямых выходов

0-триггеров !5 триггерных устройств 6 ... 9, находящихся в нулевых состояниях. Б результате на выходах первого и второго разрядов блока 5 сравнения появляются уровни логического "1", которые поступают на тактовые входы О-триггеров l5 и вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16 триггерных устройств 6 и 7. При этом начинают заряжаться конденсаторы l9 триггерных устройств 6 и 7. Постоянная

RC-элементов (R17, C19) триггерных устройств 6 ... 9 выбирается с таким расчетом, чтобы зарод конденсаторов 19 до уровня

Логической "1" (или разряд до уровня логического "0") завершился до снятия импульсных сигналов, подаваемых по входной шине

11 и шине 14 сброса, Поэтому к моменту снятия импульса начальной установки с шины 14 сброса конденсаторы 19 триггерных устройств 6 и 7 успевают зарядиться до уровня логической "1", и после снятия импульса начальной установки 0-триггеры 15 триггерных устройств 6 и 7 переключаются о единичное состояние. В результате на выходах (г, в, б, а) триггерных устройств 9 ... 6 соответственно устанавливается ОДК 0011, поданный оо кодовым шинам 13. HB выxo" дах преобразователя 3 этот код превращается в ПДК 0010 (см. таблицу), этот же код будет на выходе комбинационного сумматора 1. На выходе преобразователя этот ПДК онооь превращается в ОДК 0011 (см. табли. цу) и поступает на входы первого канала мультиплексора 2. Поскольку после снятия импульса начальной установки на первом управляющем входе мультиплексора 2 восстанавливается уровень логической "1", на втором — уровень логического "0", то ОДК

0011 выдается на выходы его разрядов и поступает на первые входы разрядов блока

5 сравнения. При этом на выходах разрядов блока сравнения устанавливаются уровни логического "0". на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16 триггерных устройств 6, 7 сохраняются уровни логической

"1", а на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16 триггерных устройств 8, 9 сохраняются уровни логического "0". Поэтому О-триггеры 15 триггерных устройств 6, 7 остаются в единичном состоянии, а D-триггеры 15 триггерных устройств 8, 9 — в нулевом состоянии. Это означает, что при снятии импульса начальной установки устройство принимает (если этот импульс имеет достаточную длительность, выбираемую из требуемого уровня помехозащиты) начальное„ состояние, ОДК которого задается по кодовым шинам 13, и сохраняет его до подачи счетных импульсов или импульса сброса, Рассмотрим работу устройства в режиме счета. Допустим, что устройство перед подачей счетных импульсов находится в описанном выше исходном нулевом состоянии: на оыходах всех функциональных эле; ментов устройства присутствуют уровни логического "0", на первом управляющем входе мультиплексора 2 — уровень логической "1", а на втором управляющем входе мультиплексора 2, на входной шине 11 и шине 14 сброса — уровни логического "0".

Счетные импульсы с уровнем логической "1" подаются по входной шине 11 на вход первого (младшего) разряда первого слагаемого комбинационного сумматора 1.

При поступлении первого счетного импульса на выходах комбинационного сумматора 1 появляется ПДК числа 1 — 0001, который поступает на вход i преобразова. теля 4, где "превращается" (см. таблицу) в

ОДК числа 1 — 0001 (ПДК и ОДК числа 1 совпадают). Этот код поступает на входы первого канала мультиплексора 2, проходит (поскольку на шине 14 сброса в.режиме счета поддерживается уровень логического "0") на выходы его разрядов и поступает на первые входы разрядов блока 5 сравнения, На вторые входы разрядов блока сравнения с выходов (а, б, в, г) триггерных устройств 6 ...

9 поступают уровни логического "0", т.е.

ОДК 0000, поскольку устройство пока находится в исходном состоянии. В результате поразрядного сравнения указанных ОДК на выходе первого разряда блока 5 сравнения появляется признак несовпадения символов первого разряда этих кодов (уровень логической "1") и поступает на тактовый вход триггерного устройства 6. При этом на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 этого триггерного устройства появляется уровень логической "1", и начинается через резистор 17 заряд его конденсатора 19. До снятия первого счетного импульса конден"004074 сатор 19 успевает эарлдиться до уровня логической "1".

При снятии первого счетного импульса с входной шины 11 на выходах комбинационного сумматора 1 вместо ПДК 0001 появляетсл (кратковременно на срезе счетного импульса) ПДК ОООО (код предыдущего состоянил устройства), который, проходя без изменения через преобразователь 4 (см. таблицу), поступает на входы первого канала мультиплексора 2 и далее на выходы этого мультиплексора, так как в режиме счета на первом управляющем входе последнего

10 присутствует уровень логической "1", на втором — уровень логического "О" (поскольку на шине 14 сброса поддерживается уровень логического "О"). В результате на первых и вторых входах разрядов блока 5сравнения оказываются приложенными одинаковые

ОДК ОООО, при этом на выходе первого разряда блока сравнения восстанавливаетсл

20 исходный уровень логического "О". Это приводит к переключению D-триггера 15 триггерного устройства 6 в единичное состояние, Следовательно, на выходах триггерных устройств 9 ... 6 (r, в, б, а) устанавливается ОДК 0001, соответствующий числу 1.

Этот код поступает непосредственно на вторые входы разрядов блока 5 сравнения и, проходя без изменения (так как ОДК и

ПДК числа 1 по структуре совпадают, см. таблицу) ч реэ преобразователь 3, комбинационный сумматор 1, преобразователь 4 и мультиплексор 2, поступает на первые входы разрядов блока сравнения. В результате уровни логического "О" на выходах блока 5 сравнения, установившиеся на срезе первого счетного импульса, подтвержда атсл (сохраняются). Таким образам, после снятия первого счетного импульса устройство при- 40 нимает состояние, соответствующее числу

1, и сохраняет ега до паступленил следующего счетного импульса.

При поступлении второго счетного импульса на выходах комбинационного сумматора 1 появляется ПДК числа 2 — 0010, который поступает на входы преобразователя 4, где преобразуе-сл в ОДК числа 1—

0001 (см. таблицу), Этот. код поступает на входы перва;о канала мультиплексора 2, проходит на выходы последнего и поступает на первые входы разрядов блока 5 сравнения. На вторые входы разрядов блока сравнения с выходов триггерных устройств 6 ...

9 поступает ОДК числа 7 — 0001, поскольку 55 последние пока "хранят" состолниеустрайства, соответствующее числу 1. В результате поразрядного сравиения указанных ОДК на выходе второго разряда блока 5 сравнения появляется признак несовпадения символов второго разряда кодов (уровень логической "1 "} и поступает на тактовый вход триггерного устройства 7. При этом на выходе элемента ИСКЛКЗЧАЮЩЕЕ ИЛИ 16 зтого триггерного устройства появляется уровень логической "1", и начинается заряд его конденсатора 19. До снятия второго счетного импульса указанный конденсатор успевает зарядиться да уровня логической

В! 1 ю

При снятии второго счетного импульса с входной шины 11 на выходах комбинационного сумматора 1 появляется (кратковременнб на срезе счетного импульса) ПДК

0001 (код предыдущего состояния устройстBB), который, проходя через преобразователь 4 без изменения (ПДК и ОДК числа 1 совпадают), поступает на входы первого канала мультиплексора 2 и далее на входы разрядов блока 5 сравнения. В результате на первых и вторых входах разрядов блока сравнения оказываются приложенными одинаковые ОДК 0001, при этом на выходе второго разряда блока сравнения восстанавливается исходный уровень логического

"0"; Это приводит к переключению 0-триггера 15 триггернаго устройства 7 в единичное состояние, и на выходах триггерных устройств 9 ... 6 устанавливается ОДК 0011, соответствующий числу 2. Этот код поступает на вторым входы разрядов блока 5 сравнения и на входы преобразователя 3, преобразуется в последнем в ПДК 0011 (см. таблицу). Далее этот код поступает на входы разрядов первого слагаемого комбинационного сумматора 1 и, проходя через него без изменения (поскольку счетный импульс с входной шины 11 уже снят), поступает на входы преобразователя 4,. преобразуется в нем обратно в ОДК 0011, Этот код поступает на входы первого канала мультиплексора 2 и, проходя через него, поступает на первые входы разрядов блока 5 сравнения. В результате на срезе второго счетного импульса после переключения триггерного устройства 7 в единичное состояние на первых и вторых входах блока сравнения устанавливаютсл одинаковые ОДК 0011, при этом уровни логического "О", установившиеся на выходах блока сравнения на срезе второго счетного импульса, подтверждаются (сохраняются). Таким образом, после снятия BTQpol o счетного импульса устройство принимает состояние, соответствующее числу 2, и сохраняет его до поступления следующего счетнога импульса.

При поступлении последующих счетных импульсов устройство работает. аналогично, т.е. в течение счетното импульса на выходах комбинационного сумматора 1 устанавли15

2004074 вается и поддерживается ПДК нового состояния устройства. который преобразуется в

ОДК в преобразователе 4 и, проходя через мультиплексор 2, поступает на первые входы разрядов блока 5 сравненил, на вторых входах разрядов которого в это время ( вплоть до среза счетного импульса) присутствует ОДК предыдущего состоянил устройства, Поскольку ОДК двух соседних состояний (чисел) отличаются только символами в одном разряде (см. таблицу), то на славном из выходов разрядов блока 5 сравнения появляется уровень логической "1". Зто приводит к перезаряду конденсатора 19 одного иэ триггерных устройств 6 „. 9 до снятия счетного импульса с входной шины 11.

При.снятии счетного импульса на срезе этого импульса кратковременно устанавлива= ется ПДК предыдущего состояния, который, преобразуясь в ОДК в преобразователе 4, через мультиплексор 2 поступает на первые входы разрядов блока 5 сравнения, Зта приводит к снятию уровня логической "1" с тактового входа соответствующего (днога) из триггерных устройств 6 .;. 9, т.е. его переключению в новое состояние, запомненное в течение счетного импульса на его конденсаторе 19. После переключения указанного триггерно "0 устройства на. триггерных уст; ройствах 6 ... 9 хранится новое состояние устройства в ОДК, который преобразуетсл в преобразователе 3 в ПДК, поступает на входы разрядов второго слагаемого комбинационного сумматора 1 и восстанавливает на его выходах ПДК нового состояния устройства, снятый (исчезнувший) на короткое время (на. время задержки переключения одного.из триггерных устройств 6 ... 9) на срезе, счетного импульса. Эта приводит в конечном счете к тому, что после снятия счетного импульса на первых и вторых оходах блока 5 сравнения устанавливаются одинаковые ОДК, соответствующие новому состояния устройства, на выходах разрядов блока сравнения поддерживаются уровни логического "0", триггерные устройства 6 ...

5 9 хранят новое состояние устройства.

При поступлении шестнадцатого счетного импульса на выходе переноса комбинационного сумматра 1 появляется сигнал с уровнем логической "1" длительностью, рав10 ной длйтельности.счетного импульса, который поступает на выходную шину 12 в качестве импульса переполнения устройства. После снятия шестнадцатого счетного импульса устройство принимает рассмат15 ренное выше исходное нулевое состояние.

Информация, о текущих состояних устройства снимается (при необходимости) с выходов триггерных устройств 6 ... 9 (в ОДК) или преабраэователл 3 (в ПДК), где нет крат20 ковременных "сбоев" информации на срезах счетных импульсов, или при поступлении помех (или импульсов, дли-. тельность которЫх недостаточна для перезаряда конденсаторов 19 триггерных

25 устройств 6 ... 9) по входной шине 11 или по шине 14 сброса.

В целях подтверждения осуществимости заявляемого объекта и достигнутого технического результата был изготовлен и

30 испытан в нормальных условиях и в диапазоне температур окружающей среды от минус 50 да плюс 50 С лабораторный макет, выполненный по схеме на фиг. 1 на базе микросхем серии 564, П роведенные испыта35 нил показали осуществимость заявляемого счетного устройства и по твердили его .практическую ценность. (56) Авторское свидетельство СССР

40 М 1464893, кл, Н 03 К 23/00, 1987.

Авторское свидетельство СССР

N. 1572383, кл. К 03 К 23/00, 1988.

004074

Формула изобретения

СЧЕТНОЕ УСТРОЙСТВО, содержащее

ll-разрядный комбинационный сумматор, вход младшего разряда первого слагаемого которого соединен с входной шиной. входы остальных разрядов первого слагаемого соединены с общей шиной, а выход переноса - с выходной шиной, двухканальный п-разрядный мультиплексор, входы второго канала которого соединены с соответствующими кодовыми шинами, п RCэлементов, инвертор и шину сброса, отличающееся тем, что в него введены ираэрядный преобразователь позиционного двоичного кода в отраженный двоичный код, и-разрядный преобразователь отраженного двэичного кода в позиционный двоичный код, и-разрядный блок сравнения, и 0-триггеров и и элементов исключающее ИЛИ, первые и вторые входы которых соединены соответственно с прямыми выходами и тактовыми входами соответствующих О-триггеров, а выходы через соответствующие HC-элементы - с информационными входами соответствующих О-триггеров, прямые выходы которых соединены с входами соответствующих

5 разрядов преобразователя отраженного двоичного кода в позиционный двоичный код, выходы разрядов которого соединены с входами cQoTBåòñòâóþùèõ разрядов второго слагаемого комбинационного сумма10 тора, выходы разрядов которого соединены с входами соответствующих разрядов преобразователя позиционного двоичного кода в отраженный двоичный код, выходы разрядов которого соединены

"5 с соответствующими входами первого канала мультиплексора, первый управляющий вход которого соединен с выходом инвертора, второй управляющий вход - с входом инвертора и с шиной сброса. а выходы разрядов соединены с первыми входами соответствующих разрядов блока сравнения, вторые входы и выходы разрядов которого соединены соответственно с прямыми выходами и тактовыми входами соответствующих О-триггеров.

2004074

Составитель Г.Шишкин

Техред M.Mîðãåíòàë Корректор g диско

Редактор T.Þð÷èêoâà

Тираж Подписное

НПО "Поиск" Роспатента

113035, Москва, Ж-35. Раушская наб., 4/5

Заказ 3328

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101