Стенд для изучения основ цифровой электроники

 

Изобретение относится к обучающим устройствам и может быть использовано для получения практических навыков работы с цифровыми электрическими схемами. Технический результат заключается в упрощении устройства при повышении надежности формируемых схем. Стенд для изучения основ цифровой электроники содержит блок питания, подключенный к наборному полю, к контактным гнездам которого подключены блок триггеров, блок логических элементов и блок диодных разветвителей, дешифратор, преобразующий двоичный код в позиционный, управляемые коммутаторы, блок управления коммутаторами, задатчик кодов вариантов заданий, шифратор управления знакосинтезирующим индикатором, узел индикации. С помощью стенда возможно изучение как простейших логических элементов, так и сложных микросхем. 2 ил.

Изобретение относится к области обучающих устройств и может быть использовано для получения практических навыков работы с цифровыми электрическими схемами.

Наиболее близким техническим решением, выбранным в качестве прототипа, является устройство для обучения основам вычислительной техники (патент РФ 2011230, G 09 В 23/18), содержащее источник питания, блок управления, наборное поле, к гнездам которого подключены блок триггеров и блок логических элементов, узел индикации.

Недостатками данного прототипа являются высокая сложность сборок изучаемых устройств и, как следствие, высокая степень ошибок при сборке, затруднения в изучении стандартных технических решений, имеющих регулярную внутреннюю структуру, таких как дешифратор, шифратор, мультиплексор и т.д.

Задача, решаемая изобретением, - упрощение устройства при повышении надежности формируемых схем.

Указанная задача выполняется за счет того, что в стенд для изучения основ цифровой электроники, содержащий источник питания, блок управления, наборное поле, к гнездам которого подключены блок триггеров и блок логических элементов, узел индикации, дополнительно введены блок диодных разветвителей, подключенный к гнездам наборного поля, дешифратор, преобразующий двоичный код в позиционный, вход которого присоединен к выходу блока триггеров, первый управляемый коммутатор, первый вход которого подключен к выходу дешифратора, а выход - к входу узла индикации, шифратор управления знакосинтезирующим индикатором, вход которого подключен к входу первого управляемого коммутатора, второй управляемый коммутатор, первый вход которого подключен к выходу шифратора, а выход - к знакосинтезирующему индикатору, задатчик кодов вариантов заданий, выход которого подключен к одному из входов блока управления коммутаторами, к другому входу которого подключен блок триггеров, выходы блока управления коммутаторами присоединены к управляющим входам обоих коммутаторов, а выходы наборного поля напрямую соединены с узлом индикации и знакосинтезирующим индикатором.

Предложенное техническое решение имеет следующие отличительные от прототипа признаки.

Для изучения работы шифратора и дешифратора введены два управляемых коммутатора с блоком их управления и задатчик кодов вариантов заданий. С помощью этих блоков из сложной схемы исключаются ее отдельные части, которые обучаемый должен найти как неисправность устройства и устранить ее на наборном поле, включив недостающие элементы схемы. Это позволяет изучать работу сложных схем с ограниченным количеством элементов и коммутаций на наборном поле.

Знакосинтезирующий индикатор служит для отображения состояния шифратора, позволяет обучаемому визуально наблюдать правильность восстановленной внутренней структуры цифровых устройств.

Прямое подключение наборного поля к узлу индикации и знакосинтезирующему индикатору позволяет отображать состояние различных типовых цифровых устройств, собираемых на наборном поле.

Блок триггеров, блок логических элементов и блок диодных разветвителей предназначены для сборки и изучения как отдельных логических элементов, так и частей сложных цифровых схем.

Подключение дешифратора и шифратора к первому и второму управляемым коммутаторам служит для исключения индикации определенных состояний триггерных схем и, соответственно, ряда возможных входных логических комбинаций из шифратора и дешифратора.

Предложенное техническое решение позволяет изучать при ограниченном наборе электрических элементов большее количество электрических схем, их отдельных фрагментов. Стенд для изучения основ цифровой электроники представляет собой многофункциональный демонстрационный и учебно-исследовательский комплекс, обеспечивает получение знаний и умений по множеству индивидуальных образовательных траекторий При изучении сложных логических схем, имеющих регулярную внутреннюю структуру на наборном поле, не требуется большое количество логических элементов для воссоздания всей структуры, так как стенд позволяет изучать и собирать ее по отдельным недостающим частям. Таким образом, предложенное техническое решение обеспечивает упрощение схем коммутации и, соответственно, устройства в целом при повышении надежности формируемых схем.

Приведенная совокупность признаков, характеризующих заявленный объект, обуславливает достижение такого технического результата, который обеспечивает решение задачи изобретения.

Анализ уровня техники показывает, что не известен стенд, которому присущи признаки, идентичные всем существенным признакам данного изобретения. Это свидетельствует о новизне предложенного технического решения.

Предложенное техническое решение применимо, работоспособно, осуществимо и воспроизводимо, т.к. может быть изготовлено в условиях серийного и единичного производства с применением различных, выпускаемых серийно, комплектующих, а следовательно, соответствует условию патентоспособности "промышленная применимость", На фиг.1 изображена структура учебного стенда, на фиг.2 - пример сборки на наборном поле двоичного четырехразрядного асинхронного счетчика.

Стенд для изучения основ цифровой электроники содержит блок управления 1, подключенный к наборному полю 2, к контактным гнездам которого подключены блок 3 триггеров, блок 4 диодных разветвителей и блок 5 логических элементов. Блок 3 триггеров соединен с входом дешифратора 6, преобразующего двоичный код в позиционный, и с одним из входов блока 7 управления коммутаторами, выходы которого подключены к управляющим входам первого 8 и второго 9 управляемых коммутаторов, а другой вход блока 7 - к выходу задатчика 10 кодов вариантов заданий. Первые входы первого 8 и второго 9 управляемых коммутаторов подключены соответственно к выходам дешифратора 6 и шифратора 11 управления знакосинтезирующим индикатором 13, а вход последнего подключен к выходу дешифратора 6. Выход первого управляемого коммутатора 8 подключен к входу узла индикации 12, а выход второго управляемого коммутатора 9 - к входу знакосинтезирующего индикатора 13, к которым напрямую подключено наборное поле 2.

Устройство работает следующим образом.

При изучении работы логических элементов обучаемый задает с помощью блока управления 1 входные воздействия (0, 1) на изучаемый логический элемент блока 5, который подключается к узлу индикации 12 для визуального отображения состояния. В данном случае узел индикации 12 отключен от дешифратора 6 и напрямую используется для отображения состояний логических элементов блока 5. Таким же образом изучается работа триггерных схем различной структуры.

При изучении работы счетчиков и регистров обучаемый по методическому заданию собирает на наборном поле 2 с использованием блока 3 и блока 4 различные варианты счетчиков и регистров, входные состояния которых задаются блоком управления 1, а состояния входов и выходов собранной схемы отображаются на узле индикации 12 или знакосинтезирующем индикаторе 13. Например, обучаемый по методическому заданию собирает двоичный четырехразрядный асинхронный счетчик (фиг.2). На клавиатуре блока управления 1 обучаемый кнопкой 1 устанавливает собранный счетчик в исходное состояние. Затем кнопкой 0 клавиатуры задаются тактовые импульсы собранного счетчика, нажатие которой индицируется на индикаторе 0 узла индикации 12. Выходные состояния счетчика отображаются индикаторами 1-4 узла индикации 12. Каждый из диодных разветвителей блока 4 предназначен для мультиплексирования сигналов и представляет из себя набор полупроводниковых диодов, соединенных по входу. Этот блок позволяет сформировать на знакосинтезирующем индикаторе 13 (семисегментном) изображение цифры, соответствующей номеру выхода дешифратора 6 или регистра. Например, сигналом с выхода "2" (см. фиг.2) дешифратора 6 необходимо включить пять сегментов индикатора 13. Для этого используются пять диодов блока 4 диодных разветвителей, выходы которых присоединяются к выбранным сегментам индикатора 13 (фиг.2).

При изучении работы дешифратора 6 используются блок 7 управления коммутаторами, первый 8 и второй 9 коммутаторы, дешифратор 6 и шифратор 11. Блок 7 состоит из схемы сравнения позиционных кодов, поступающих с задатчика 10 и блока 3 триггеров. При совпадении кодов выдается запрет прохождения через первый 8 и второй 9 коммутаторы сигналов с дешифратора 6 и шифратора 11 на индикаторы 12 и 13. В результате при переборе состояний схемы, сформированной на триггерах блока 3, под управлением первого коммутатора 8 узел индикации 12 не отображает выделенные задатчиком 10 состояния. Обучаемый при помощи логических элементов блока 5, например четырехвходовых логических схем "И" (фиг.2), должен восстановить работу дешифратора 6. При правильной сборке на узле индикации 12 отображаются исключенные задатчиком 10 состояния. Например, с помощью первого 8 и второго 9 управляемых коммутаторов, исключен код 0101 (0101₂=5₁₀). На пятом выходе дешифратора 6 - "0" при наличии кода 0101 на блоке 3 триггеров. К этому блоку обучаемый должен подключить схему "И" к выходам: 1 - первого триггера; 0 - второго триггера; 1 - третьего триггера; 0 - четвертого триггера. При этом на выходе примененной схемы "И" - устанавливается "1", которая подается на вход "5" узла индикации 12.

При изучении работы шифратора 11, с помощью задатчика 10 и блока 7, также, как и в случае с дешифратором 6, исключаются линии связи шифратора 11 с знакосинтезирующим индикатором 13. Обучаемый восстанавливает исключенные задатчиком 10 состояния шифратора 11 с помощью блока 4 диодных разветвителей, которые при правильной сборке отображаются на знакосинтезирующем индикаторе 13. Таким образом, объем соединений на наборном поле 2 сокращается, сборка схем значительно упрощается и ускоряется. Облегчается их проверка, повышается дидактическая эффективность стенда.

Используя блоки 3, 4 и 5, на наборном поле 2 можно собирать различные цифровые схемы, имеющие как учебный, так и развлекательный характер, например "бегущие огни", "кодовый замок" и т.д.

Формула изобретения

Стенд для изучения основ цифровой электроники, содержащий блок управления, подключенный к наборному полю, к гнездам которого подключены блок триггеров и блок логических элементов, узел индикации, отличающийся тем, что в состав стенда введены блок диодных разветвителей, подключенный к гнездам наборного поля, дешифратор, преобразующий двоичный код в позиционный, вход которого присоединен к выходу блока триггеров, первый управляемый коммутатор, первый вход которого подключен к выходу дешифратора, а выход - к входу узла индикации, шифратор управления знакосинтезирующим индикатором, вход которого подключен к первому входу первого управляемого коммутатора, второй управляемый коммутатор, первый вход которого подключен к выходу шифратора, а выход - к знакосинтезирующему индикатору, задатчик кодов вариантов заданий, выход которого подключен к одному из входов блока управления коммутаторами, к другому входу которого подключен блок триггеров, выходы блока управления коммутаторами присоединены к управляющим входам обоих коммутаторов, а выходы наборного поля напрямую соединены с узлом индикации и знакосинтезирующим индикатором.

РИСУНКИ

Рисунок 1, Рисунок 2