Триггер со счетным входом

Авторы патента:


 

Рi в j-, й= r-=- ." и ч н.11з библ;,отека 41БД

235098

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз СоветскиМ

Социалистическик

Республик

Зависимое от авт. сьидетельства ¹

Заявлено 12.Х11.1967 (№ 1203014/18-24) Кл. 21а -, 36/18 с присоединением заявки №

Комитет по делам изобретений и открытий при Совете Министров

СССР

Приоритет

Опубликовано 16.!.1969. Бюллетень ¹ 5

Дата опубликования описания 3,VI.1969. ЧПК Н 03k

УДК 621.374.32 (088.8) Автор изобретения

Д. 1. Нисневич

Заявитель

ТРИГГЕР СО СЧЕТНЫМ ВХОДОМ

Предложение относится к вычислительной технике и автомат ике.

Известен триггер со счетным входом, выполненный на сдвоенном трансфлюксоре, большие отверстия которого содержат вхо <ные обмотки записи, подключенные к входной шине триггера, а малые — обмотку опроса, проходящую через них согласно, обмотку подготовки, охватывающую согласно средние перемычки, и выходные обмотки, подключенные к импульсно-потенциальным ключам.

Предложенный триггер содержит два уHpBBляемых транзисторных токовых ключа, вкгиоченных между обмотками записи соответственно единицы и нуля и точкой соединения эмиттеров транзисторных ключей, связанных с выходными обмотками трансфлюксора; причем точка соединения выходных обмоток подключена к точке соединения эмиттеров через ключ, управляющий вход которого соединен со входной шиной.

Кроме того, управляющий вход ключа, соединяющего выходные обмотки с эмиттерами транзисторных ключей, соединен со входной шиной черсз логический элемент ИЛИ, второй вход которого соединен с тактовой шиной опроса.

Такое выполнение устройства позволяет повысить его быстродействие, надежность, а также уменьшить помехи, Схема предложенного устройства изображена иа чертеже.

Схема содержит сдвоенный трансфлюксор 1, входные обмотки 2 и 8, записи которого являются входами триггера, обмотку 4 «подготовки», проходящую cGI;IBcHQ через обе средние перемычки, обмотку опроса 5, выходные обмотки 6, 7, диоды 8 и 9; токовые ключи 10—

18 иа транзисторах, резисторы 14 — 17, элемент

10 ИЛИ 18, кгиоч 19.

Начало обмотки 2 через транзистор 11 подключается к корпусной шине или к объединенHhDI эмиттерам транзисторов 11 и 12, начало обмотки 3 записи «О» через транзистор 18 под15 H Hé TcH к кориi спой IUHHe или H объединенным эмиттерам транзисторов 11 и 12, а концы обмоток 2 и 8 объединяются в общую точку, которая подключается к входной шине. Лмплитуду входного сигнала можно регулировать

20 с помощью резисторов 16 и 17.

Начала выходных обмоток 6 и 7 через развязывающие диоды 8 и 9 подключаются и базам соответствующих транзисторов 10 и 18, а концы объединяются в общую точку, которая

25 через ключ 19 любого типа, управляемый стробирующим импульсом, подключается к общей точке, объединяющей эмиттеры транзисторов

11 и 12 или к корпусной шине.

Строоирующий импульс закрывает ключ 19

ЗО в те промежутки времени, в течение которых

235098

Составитель Б. Розенталь

Редактор Э. Н. Шиоаева Техрсд A. Л, Камышиикова Корректор Н. И. Харламова

Заказ 72972 Тирах« 480 Подписиое

ЦНИИПИ Комитета по делам изоорстспий и открытий при Совете Министров СССР

Москьа, Цептр, lip. Серова, д. 4

Типография, пр. Сапунова, 2 действует входнои сигнал, отключая на это время выходные обмотки 6 и 7 от триггера.

Это дает возможность разделить процесс переключения триггера при поступлении каждого счетного импульса на два этапа и исключает появление паразитной генерации схемы с частотой «опроса» в момент действия входного сигнала. Компенсация «позгехи», наводимой при «опросе» заблокированной половины трансфлюксора, полностью осуществляется в самом трансфлюксоре. Стробирующий импульс, управляющий ключом 19, вырабатывается логическим элементом ИЛИ 18 с двумя входами, которые возбуждаются соответственно в моменты действия входного импульса илг1 импульса второго такта «опроса».

Предмет изобретения

1. Триггер со счетным входом, выполненный на сдвоенном четырехотверстном трансфлюксоре, большие отверстия которого содержат входные обмотки записи, подключенные к входной шине триггера, а малые — обмотку опроса, проходящую через них согласно, обмотку подготовки, охватывающую согласно средние перемычки, и выходные обмотки, подключенные к импульсно-потенциальным транзиcTорньаг ключам, от,гичаюигийся тем, что, с целью повышения быстродействия и надежности, он содержит два управляемых транзисторных токовых ключа, включенных между обмотками записи соответственно единицы и нуля и точкой соединения эмиттеров транзисторных ключей, связанных с выходными обмотками трансфлюксора, причем точка соединения выходных обмоток подключена к точке соединения эмиттеров через ключ, управляю. щий вход которого соединен со входной шиной.

2. Триггер по п. 1, оТ.ãè÷àþùàélñÿ тем, что, с целью уменьшения помехи, управляющий вход ключа, соединяющего выходные обмотки с эмиттерами транзис" орных ключей, соединен со входной шиной через логический элемент

ИЛИ, второй вход которого соединен с тактовой шиной опроса.

Триггер со счетным входом Триггер со счетным входом 

 

Похожие патенты:

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Изобретение относится к электронной технике

Изобретение относится к запоминающей ячейке статического ЗУПВ

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние
Наверх