Адресный идентификатор

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано в системах аналоговой вычислительной техники как средство предварительной обработки информации. Техническим результатом является расширение функциональных возможностей адресного идентификатора за счет обеспечения выполнения адресной идентификации минимального, медианного или максимального из трех входных аналоговых сигналов. Устройство содержит три компаратора, пять переключателей, пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. 1 ил., 1 табл.

 

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления и др.

Известны адресные идентификаторы (см., например, патент РФ 2143740, кл. G06G 7/25, 1999 г.), которые выполняют адресную идентификацию минимального или максимального из трех входных аналоговых сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных адресных идентификаторов, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется адресная идентификация медианного из трех входных аналоговых сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип адресный идентификатор (фиг.3 в описании изобретения к авт. св. СССР 1478233, кл. G06G 7/25, 1989 г.), который содержит три компаратора, пять переключателей и выполняет адресную идентификацию медианного из трех входных аналоговых сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется адресная идентификация минимального или максимального из трех входных аналоговых сигналов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения выполнения адресной идентификации минимального, медианного или максимального из трех входных аналоговых сигналов.

Указанный технический результат при осуществлении изобретения достигается тем, что в адресном идентификаторе, содержащем три компаратора и пять переключателей, у которых неинвертирующий, инвертирующий входы третьего компаратора и коммутационный, нормально разомкнутый контакты третьего переключателя соединены соответственно с вторым, третьим входами и выходом адресного идентификатора, коммутационным контактом второго переключателя, особенность заключается в том, что в него дополнительно введены пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем объединенные вторые входы второго, четвертого и объединенные вторые входы первого, третьего, пятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым и вторым настроечными входами адресного идентификатора, первый вход и выход i-го ( i = 1 , 3 ¯ ) , первый вход и выход j-го ( j = 4 , 5 ¯ ) элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом i-го компаратора и управляющим входом i-го переключателя, выходом (j-3)-го компаратора и управляющим входом j-го переключателя, коммутационные контакты первого, четвертого и пятого переключателей соединены соответственно с нормально замкнутыми контактами второго, третьего и четвертого переключателей, а объединенные нормально разомкнутые контакты первого, пятого переключателей, объединенные нормально разомкнутый контакт второго, нормально замкнутый контакт пятого переключателей и объединенные нормально замкнутый контакт первого, нормально разомкнутый контакт четвертого переключателей соединены соответственно с первым, вторым и третьим идентифицирующими входами адресного идентификатора, третий, второй и первый входы которого подключены соответственно к инвертирующим входам первого, второго компараторов и их объединенным неинвертирующим входам.

На фиг. представлена схема предлагаемого адресного идентификатора.

Адресный идентификатор содержит компараторы 11,…,13, переключатели 21,…,25 и элементы исключающее или 31,…,35, причем неинвертирующий, инвертирующий входы компаратора 13 и коммутационный, нормально разомкнутый контакты переключателя 23 соединены соответственно с вторым, третьим входами и выходом адресного идентификатора, коммутационным контактом переключателя 22, объединенные вторые входы элементов 33, 34 и объединенные вторые входы элементов 31, 33, 35 соединены соответственно с первым и вторым настроечными входами адресного идентификатора, первый вход и выход элемента 3i ( i = 1 , 3 ¯ ) , первый вход и выход элемента 3j ( j = 4 , 5 ¯ ) соединены соответственно с выходом компаратора 1i и управляющим входом переключателя 2i, выходом компаратора 1j-3 и управляющим входом переключателя 2j, коммутационные контакты переключателей 21, 24 и 25 соединены соответственно с нормально замкнутыми контактами переключателей 22, 23 и 24, а объединенные нормально разомкнутые контакты переключателей 21, 25, объединенные нормально разомкнутый контакт переключателя 22, нормально замкнутый контакт переключателя 25 и объединенные нормально замкнутый контакт переключателя 21, нормально разомкнутый контакт переключателя 24 соединены соответственно с первым, вторым и третьим идентифицирующими входами адресного идентификатора, третий, второй и первый входы которого подключены соответственно к инвертирующим входам компараторов 11, 12 и их объединенным неинвертирующим входам.

Работа предлагаемого адресного идентификатора осуществляется следующим образом. На его первый, второй, третий входы и первый, второй, третий идентифицирующие входы подаются соответственно аналоговые сигналы (напряжения) x1, x2, x3 и y1, y2, y3; на его первом, втором настроечных входах фиксируются соответственно необходимые управляющие сигналы f1f2∈{0,1}. Если на управляющем входе переключателя 2k ( k = 1 , 5 ¯ ) присутствует лог. «0» (лог. «1»), то нормально замкнутый контакт этого переключателя замкнут (разомкнут), а нормально разомкнутый контакт - разомкнут (замкнут). В представленной ниже таблице приведены все возможные варианты упорядочения сигналов х1, х2, х3 и соответствующие этим вариантам значения сигнала Z на выходе предлагаемого адресного идентификатора при некоторых комбинациях значений сигналов f1 и f2. С учетом данных, приведенных в таблице, операция, воспроизводимая предлагаемым идентификатором, определяется выражением

Z = { y 1 п р и x 1 = e x t ( x 1 , x 2 , x 3 ) y 2 п р и x 2 = e x t ( x 1 , x 2 , x 3 ) y 3 п р и x 3 = e x t ( x 1 , x 2 , x 3 ) ( 1 )

где ext=min при f1=0 и f2=1, ext=med при f1=f2=0, ext=max при f1=1 и f2=0. Согласно (1), номер i ∈{1, 2, 3} сигнала yi, прошедшего на выход предлагаемого идентификатора, соответствует адресу экстремального сигнала в кортеже (x1, x2, x3).

Варианты упорядочения Z
f1=0, f2=1 f1=f2=0 f1=1,f2=0
x1<x2<x3 y1 y2 y3
x2<x3<x1 y2 y3 y1
x3<x1<x2 y3 y1 y2
x3<x2<x1 y3 y2 y1
x2<x1<x3 y2 y1 y3
x1<x3<x2 y1 y3 y2

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый адресный идентификатор обладает более широкими по сравнению с прототипом функциональными возможностями, так как выполняет адресную идентификацию минимального, медианного или максимального из трех входных аналоговых сигналов.

Адресный идентификатор, содержащий три компаратора и пять переключателей, у которых неинвертирующий, инвертирующий входы третьего компаратора и коммутационный, нормально разомкнутый контакты третьего переключателя соединены соответственно с вторым, третьим входами и выходом адресного идентификатора, коммутационным контактом второго переключателя, отличающийся тем, что в него дополнительно введены пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем объединенные вторые входы второго, четвертого и объединенные вторые входы первого, третьего, пятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым и вторым настроечными входами адресного идентификатора, первый вход и выход i-го ( i = 1 , 3 ¯ ) , первый вход и выход j-го ( j = 4 , 5 ¯ ) элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом i-го компаратора и управляющим входом i-го переключателя, выходом (j-3)-го компаратора и управляющим входом j-го переключателя, коммутационные контакты первого, четвертого и пятого переключателей соединены соответственно с нормально замкнутыми контактами второго, третьего и четвертого переключателей, а объединенные нормально разомкнутые контакты первого, пятого переключателей, объединенные нормально разомкнутый контакт второго, нормально замкнутый контакт пятого переключателей и объединенные нормально замкнутый контакт первого, нормально разомкнутый контакт четвертого переключателей соединены соответственно с первым, вторым и третьим идентифицирующими входами адресного идентификатора, третий, второй и первый входы которого подключены соответственно к инвертирующим входам первого, второго компараторов и их объединенным неинвертирующим входам.



 

Похожие патенты:

Изобретение относится к логическим полупроводниковым К-МОП интегральным схемам. .

Изобретение относится к вычислительной технике. .

Изобретение относится к вычислительной технике и может быть использовано для реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.

Изобретение относится к области вычислительной техники и может быть использовано для реализации КМДП логических устройств конвейерного типа. .

Изобретение относится к цифровой технике и может использоваться для выполнения логической функции инвертирования в троичных устройствах. .

Изобретение относится к вычислительной технике и может быть использовано для реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.

Изобретение относится к электронике, автоматике, измерительной и вычислительной технике и может быть использовано в высокоскоростных аналоговых и цифровых устройствах, в частности в электронных вычислительных машинах (ЭВМ) с элементами искусственного интеллекта.

Изобретение относится к области вычислительной техники и может быть использовано в МДП интегральных схемах при реализации логических устройств. .

Изобретение относится к вычислительной технике для реализации логических и арифметических операций с дискретными и аналоговыми значениями нулей и единиц. .

Изобретение относится к области вычислительной техники и интегральной электроники. .

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления и др.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Изобретение относится к автоматике и многозначной вычислительной технике и может быть использовано для построения функциональных узлов многозначных вычислительных машин, средств автоматического регулирования и управления, многозначных процессоров.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для воспроизведения бесповторных функций бесконечнозначной логики, зависящих от трех аргументов - входных аналоговых сигналов.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров.

Изобретение предназначено для воспроизведения функций непрерывной логики и может быть использовано в системах вычислительной техники как средство логической обработки континуальных данных. Техническим результатом является обеспечение воспроизведения произвольной непрерывно-логической функции, принимающей значение одного из n своих аргументов - входных аналоговых сигналов. Устройство содержит позиционные идентификаторы, сгруппированные в n-1 групп так, что k-я ( k = 1, n − 1 ¯ ) группа содержит k! позиционных идентификаторов, каждый из которых содержит k компараторов и k переключателей. 2 ил.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано в системах аналоговой вычислительной техники как средство предварительной обработки информации

Наверх