Аналого-цифровой преобразователь



Аналого-цифровой преобразователь
Аналого-цифровой преобразователь

 

H03M1/12 - Кодирование, декодирование или преобразование кода вообще (с использованием гидравлических или пневматических средств F15C 4/00; оптические аналого-цифровые преобразователи G02F 7/00; кодирование, декодирование или преобразование кода, специально предназначенное для особых случаев применения, см. в соответствующих подклассах, например G01D,G01R,G06F,G06T, G09G,G10L,G11B,G11C;H04B, H04L,H04M, H04N; шифрование или дешифрование для тайнописи или других целей, связанных с секретной перепиской, G09C)

Владельцы патента RU 2519523:

Федеральное государственное унитарное предприятие "18 Центральный научно-исследовательский институт" Министерства обороны Российской Федерации (RU)

Изобретение относится к вычислительной технике и может быть использовано в качестве входного устройства цифровых вычислительных комплексов для регистрации быстропротекающих электрических процессов. Технический результат - улучшение эксплуатационных характеристик аналого-цифрового преобразователя (АЦП), а именно надежности работы и массогабаритных характеристик. Аналого-цифровой преобразователь содержит n-разрядный приоритетный шифратор, триггер Тг0, схему И И0, n-разрядный регистр, n триггеров Тг1, …, Тгn со схемами И И1, …, Иn, n-разрядный преобразователь код-напряжение, схему сравнения, шину запуска, n аналоговых компараторов напряжения K1, …, Kn, n блоков эталонных напряжений Uэт1, …, Uэтn, n-разрядный демультиплексор и генератор тактовых импульсов. 2 ил.

 

Изобретение относится к вычислительной технике и может быть использовано в качестве входного устройства цифровых вычислительных комплексов для регистрации быстропротекающих электрических процессов.

Известен n-разрядный аналого-цифровой преобразователь (АЦП), содержащий устройство управления (УУ), схему сравнения (СС) и n-разрядный преобразователь код-напряжение (ПКН, DAC). УУ состоит из n-разрядного регистра (RG) и n-триггеров со схемами И. Схема сравнения представлена аналоговым компаратором напряжения, на входы которого подается входное напряжение и напряжение с выхода ПКН. УУ, СС и n-разрядный ПКН объединены в n-разрядный блок преобразования (БП). Выходы БП образованы n-информационными выходами, являющимися выходами n-триггеров. [1]

Недостатком аналога является невысокое быстродействие. Для n-разрядного АЦП быстродействие составляет n тактов.

Наиболее близким по технической сущности является аналого-цифровой преобразователь разрядностью n, содержащий триггер, схему И, n-разрядный мультиплексор, n от 1 - до n-разрядных блоков преобразования, каждый из которых включает n-разрядный регистр (RG), n триггеров Тг1,…, Тгn со схемами И И1 Иn, n-разрядный преобразователь код-напряжение и схему сравнения, причем:

к счетному входу C n-разрядного регистра подключен выход схемы И, к входу которой подключена шина тактовых импульсов и выход триггера, к входу S которого подключена шина запуск, а к входу R - выход младшего разряда n-разрядного регистра;

выходы n-разрядного регистра n,…,1 подключены к входам схем И И1,…,Иn, к входу S триггеров Тг1 Тгn-1 подключены выходы 1,…, n-1 n-разрядного регистра, к другому входу схем И И1,…, Иn подключен выход схемы сравнения, к входам которой подключен измерительный канал и выход n-разрядного преобразователя код-напряжение, выходы схем И И1,…, Иn подключены к входам R триггеров Тг1,…, Тгn;

шина запуск подключена к входу направления счета V n-разрядного регистра, к входу S триггера Тгn, а также к входу R триггеров Тг1,…, Тгn-1; выход триггеров Тг1,…, Тгn-1 соответственно подключен к входам а1,…,an n-разрядного преобразователя код-напряжение.

Прототип также включает n n-разрядных мультиплексоров (МП), n-разрядный приоритетный шифратор (ПШ, CD). Разряды цифрового кода сформированы выходными цепями мультиплексоров, начиная с n-го мультиплексора.

Недостатком прототипа является невысокая надежность работы и значительные массогабаритные показатели за счет использования большого числа аналоговых и цифровых логических устройств.

Целью изобретения является улучшение эксплуатационных характеристик АЦП, а именно надежности работы и массогабаритных характеристик.

Поставленная цель достигается тем, что в известном АЦП разрядностью n, содержащем n-разрядный приоритетный шифратор, триггер Тг0, схему И И0, n-разрядный регистр, n триггеров Тг1,…, Тгn со схемами И И1,…, Иn, n-разрядный преобразователь код-напряжение и схему сравнения, в котором: к счетному входу С n-разрядного регистра подключен выход схемы И И0, к входу которой подключен выход триггера Тг0, к входу S которого подключена шина запуск; выходы n-разрядного регистра F0,…, Fn-1 подключены к входам схем И И1,…, Иn, к входу S триггеров Тг1,…, Tгn-1 соответственно подключены выходы Fn-1,…, F1 n-разрядного регистра, к входу схем И И1,…, Иn подключен выход схемы сравнения, к входам которой подключен измерительный канал и выход n-разрядного преобразователя код-напряжение, выходы схем И И1,…, Иn соответственно подключены к входам R триггеров Тг1,…,Тгn; шина запуск подключена к входу направления счета V п-разрядного регистра, к входу S триггера Тгn, а также к входу R триггеров Тг1,·, Тгn-1 выход триггеров Тг1,…, Тгn соответственно подключен к входам а1,…, an n-разрядного преобразователя код-напряжение. Дополнительно содержит n аналоговых компараторов напряжения К1,…, Kn, n блоков эталонных напряжений Uэт1,…, Uэтn, а также n-разрядный демультиплексор (DMS) и генератор тактовых импульсов, причем: генератор тактовых импульсов подключен к входу схемы И И0; к входу аналоговых компараторов напряжения подключен измерительный канал, к другому входу аналоговых компараторов напряжения К1,…, Kn соответственно подключены выходы блоков эталонных напряжений Uэт1,…,Uэтn, к входу которых подключена шина питающего напряжения Uпит, выходы аналоговых компараторов напряжения К1,…, Kn соответственно подключены к входам х0,…, xn-1 n-разрядного приоритетного шифратора; выходы приоритетного шифратора y0,…, yk-1 подключены к адресным входам n-разрядного демультиплексора А0,…, Ak-1, шина запуск подключена к входу D n-разрядного демультиплексора и к входу R n-разрядного регистра; выходы n-разрядного демультиплексора Fn-1,…, F0 соответственно подключены к входам D0,…, Dn-1 n-разрядного регистра, а также к входам S триггеров Тгn,…, Тг1, младший разряд n-разрядного регистра подключен к входу R триггера Тг0; разряды цифрового кода сформированы выходными цепями триггеров Тгn,…, Тг1 начиная с 1-го триггера.

Использование новых узлов и новых функциональных связей обеспечивает уменьшение количества аналоговых и цифровых логических устройств, за счет чего увеличивается надежность работы аналого-цифрового преобразователя и уменьшаются массогабаритные показатели.

На фиг.1 представлена функциональная схема n-разрядного АЦП.

На фиг.2 приведена функциональная схема четырехразрядной реализации АЦП.

n-разрядный АЦП содержит: n-разрядный приоритетный шифратор 1; генератор тактовых импульсов 2; n-разрядный демультиплексор 3; схему сравнения 4; n-разрядный регистр 5; n-разрядный преобразователь код-напряжение 6; n блоков эталонных напряжений Uэт1,…, Uэтn; n аналоговых компараторов напряжения К1,…, Kn; триггер Тг0; схему И И0; n триггеров Тг1,…, Тгn со схемами И И1,…, Иn.

В котором: к входу аналоговых компараторов напряжения К1,…, Kn подключен измерительный канал Uвх, к другому входу аналоговых компараторов напряжения К1,…, Kn соответственно подключены выходы блоков эталонных напряжений Uэт1,…, Uэтn, к входу которых подключена шина питающего напряжения Uпит, выходы аналоговых компараторов напряжения К1,…, Kn соответственно подключены к входам x0,…, xn-1 n-разрядного приоритетного шифратора 1; выходы приоритетного шифратора 1 y0,…, yk-1 подключены к адресным входам А0,…, Ak-1 n-разрядного демультиплексора 3; выходы n-разрядного демультиплексора 3 Fn-1,…,F0 соответственно подключены к входам D0,…, Dn-1 n-разрядного регистра 5, а также к входам S триггеров Тгn,…, Тг1 младший разряд n-разрядного регистра 5 подключен к входу R триггера Тг0; к счетному входу C n-разрядного регистра 5 подключен выход схемы И И0, к входу которой подключен генератор тактовых импульсов 2 и выход триггера Тг0 к входу S, которого подключена шина запуск; выходы n-разрядного регистра 5 F0,…, Fn-1 подключены к входам схем И И1,…, Иn, к входу S триггеров Тг1,…,Тгn-1 соответственно подключены выходы Fn-1,…,F1 n-разрядного регистра 5, к другому входу схем И И1,…, Иn подключен выход схемы сравнения 4, к входам которой подключен измерительный канал и выход n-разрядного преобразователя код-напряжение 6, выходы схем И И1,…, Иn соответственно подключены к входам R триггеров Тг1,…, Тгn; шина запуск подключена к входу D n-разрядного демультиплексора 3, к входу R и V n-разрядного регистра 5, к входу S триггера Тгп, а также к входу R триггеров Тг1,…, Trn-1; выход триггеров Тг1,…, Тгn соответственно подключен к входам а1,…, an n-разрядного преобразователя код-напряжение 6.

Значения эталонных напряжений с блоков Uэт1,…, Uэтn соответствуют напряжению, равному единице разряда цифрового кода, согласно порядковому номера блока эталонного напряжения.

Аналого-цифровой преобразователь функционирует следующим образом.

В первом такте работы АЦП по приходу импульса по шине запуск обнуляются значения на n-разрядном приоритетном шифраторе 1, n-разрядном регистре 5 и триггерах Тг1,…, Тгn, а триггер Тг0 переводится в единичное состояние и подает на один из входов схемы И 2 логическую единицу, аналоговые компараторы напряжения К1,…, Kn вырабатывают импульсы, поступающие на информационные входы х0,…, xn-1 n-разрядного приоритетного шифратора 1, который считывает значения информационных входов x0,…, xn-1 и генерирует код, поступающий на адресные входы демультиплексора 3, который коммутирует вход D с одним из выходов F0,…, Fn-1, при этом сигнал проходит через n-разрядный регистр 5 и устанавливает в единичное состояние триггер, к примеру Тгk, который подает единичное значение на вход ak ПКН 6, при этом схемой сравнения 4 производится сравнение напряжения с измерительного канала Uвх и эталонного напряжения с выхода ПКН 6, если напряжение с измерительного канала Uвх меньше напряжения с выхода ПКН 6, то схема сравнения 4 выдаст импульс, который, пройдя схему Иk, установит триггер Тгk в состояние 0. n-разрядный регистр производит сдвиг единицы с выхода Fk на выход Fk-1, при этом триггер Тгk-1 переводится в единичное состояние, при этом, если напряжение измерительного канала UBX больше напряжения с выхода ПКН 6, то триггер Тгk-1 сохраняет состояние 1. Такты работы аналого-цифрового преобразователя повторяются до тех пор, пока на младшем разряде n-разрядного регистра 5 не будет единицы, при этом триггер Тг0 переводится в нулевое состояние, тем самым закрывая схему И И0. Разряды цифрового кода формируются выходными цепями триггеров начиная с 1-го триггера.

В качестве примера ниже приведено аналого-цифровое преобразование четырехразрядным аналого-цифровым преобразователем фиг.2 напряжения измерительного канала Uвх, соответствующего цифровому коду 0011.

В первом такте триггер Тг0 переводится в единичное состояние и подает на один из входов схемы И 2 логическую единицу, одновременно аналоговые компараторы напряжения К1,…, К4 вырабатывают импульсы, поступающие на информационные входы приоритетного шифратора 1, приоритетный шифратор 1 считывает значения информационных входов х0 - 1, x1 - 1, х2 - 0, х3 - 0 и генерирует код y0 - 1, y1 - 0, поступающий на адресные входы а0 и а1 демультиплексора 3. Демультиплексор 3 коммутирует вход D с выходом F1, при этом триггер Тг2 переводится в единичное состояние, на вход а2 ПКН 6 поступает единица, соответственно на его выходе формируется эталонное напряжение, соответствующее цифровому коду 0010. На выходе схемы сравнения 4 импульс не формируется, триггер Тг2 сохраняет свое значение, четырехразрядный регистр 5 производит сдвиг единицы на выход F3, триггер Tг1 переводится в единичное состояние, а триггер Тг0 в состояние 0, тем самым закрывается схема И0.

Использование описанного аналого-цифрового преобразователя позволяет сократить необходимое число аналоговых и цифровых логических устройств относительно прототипа с сохранением заданного быстродействия, а именно для n-разрядного АЦП на:

n n-разрядных мультиплексоров;

n-1 от 1 до n-1-разрядных блоков преобразования, например, k-разрядный блок преобразования включает: схему сравнения; k-разрядный преобразователь код-напряжение; k-разрядный регистр; k триггеров; k схем И.

Полезным эффектом от использования устройства является повышение надежности его работы, а также структурное упрощение АЦП и снижение массогабаритных показателей.

В качестве экономического положительного эффекта можно выделить снижение стоимости аналого-цифрового преобразователя по сравнению с прототипом.

Положительные эффекты от использования аналого-цифрового преобразователя достигаются за счет применения оригинальных схемотехнических решений, позволяющих снизить число используемых аналоговых и цифровых логических устройств.

Промышленная осуществимость предлагаемого АЦП обосновывается тем, что в примере его технической реализации используются известные по своему прямому функциональному назначению узлы и связи.

Источники информации

1. Гиттис Э.И., Пискулов Е.А. Аналого-цифровые преобразователи: Учеб. пособие для вузов. - М.: Энергоиздат, 1981. - 360 с.(стр.233-236) - аналог.

2. Патент на полезную модель Аналого-цифровой преобразователь, №119190, опубл. 10.08.2012, авторы Кривоногов А.Н., Константинов Е.Н., патентообладатель ФГУП "18 ЦНИИ" МО РФ - прототип.

Аналого-цифровой преобразователь, содержащий n-разрядный приоритетный шифратор, триггер Тг0, схему И И0, n-разрядный регистр, n триггеров Тг1, …, Тгn со схемами И И1, …, Иn, n-разрядный преобразователь код-напряжение и схему сравнения, в котором:
к счетному входу C n-разрядного регистра подключен выход схемы И И0, к входу которой подключен выход триггера Тг0, к входу S которого подключена шина запуск;
выходы n-разрядного регистра F0, …, Fn-1 подключены к входам схем И И1, …, Иn, к входу S триггеров Тгn-1, …, Tг1 соответственно подключены выходы F1, …, Fn-1 n-разрядного регистра, к другому входу схем И И1, …, Иn подключен выход схемы сравнения, к входам которой подключен измерительный канал и выход n-разрядного преобразователя код-напряжение, выходы схем И И1, …, Иn соответственно подключены к входам R триггеров Тг1, …, Тгn;
шина запуск подключена к входу направления счета V n-разрядного регистра, к входу S триггера Тгn, а также к входу R триггеров Тг1, …, Тгn-1, выход триггеров Тг1, …, Тгn соответственно подключен к входам а1, …, an n-разрядного преобразователя код-напряжение;
отличающийся тем, что дополнительно содержит n аналоговых компараторов напряжения K1, …, Kn, n блоков эталонных напряжений Uэт1, …, Uэтn, а также n-разрядный демультиплексор и генератор тактовых импульсов, причем:
генератор тактовых импульсов подключен к входу схемы И И0;
к входу аналоговых компараторов напряжения подключен измерительный канал, к другому входу аналоговых компараторов напряжения К1, …, Kn соответственно подключены выходы блоков эталонных напряжений Uэт1, …, Uэтn, к входу которых подключена шина питающего напряжения Uпит, выходы аналоговых компараторов напряжения К1, …, Kn соответственно подключены к входам x0, …, xn-1 n-разрядного приоритетного шифратора;
выходы приоритетного шифратора y0, …, yk-1 подключены к адресным входам n-разрядного демультиплексора A0, …, Ak-1;
шина запуск подключена к входу D n-разрядного демультиплексора и к входу R n-разрядного регистра;
выходы n-разрядного демультиплексора Fn-1, …, F0 соответственно подключены к входам D0, …, Dn-1 n-разрядного регистра, а также к входам S триггеров Тгn, …, Тг1;
младший разряд n-разрядного регистра подключен к входу R триггера Тг0;
разряды цифрового кода сформированы выходными цепями триггеров Тгn, …, Тг1 начиная с 1-го триггера.



 

Похожие патенты:

Изобретение относится к области измерительной и вычислительной техники, радиотехники и связи. Технический результат: расширение в несколько раз частотного диапазона обрабатываемых сигналов АЦП за счет снижения погрешности передачи входных дифференциальных напряжений от источников входных напряжений ко входам компараторов напряжения.

Изобретение относится к области автоматики и вычислительной техники, а именно к элементам систем цифрового управления, представляющим в виде двоичного кода точную информацию о текущем угловом положении подвижной части объекта регулирования.

Изобретение относится к радиотехнике. Техническим результатом является расширение полосы анализа сигналов и возможность проведения анализа в режиме реального времени.

Изобретение относится к области автоматики и робототехники и может быть использовано в следящих приводах с цифровыми датчиками угла (ЦДУ), работающих в диапазоне углов, больших чем ±180°, в которых задается знак направления движения.

Группа изобретений относится к аналого-цифровым преобразователям и может быть использована в устройствах преобразования энергии для силовой электроники. Техническим результатом является повышение быстродействия.

Изобретение относится к области измерительной и вычислительной техники, радиотехники и связи. Технический результат заключается в расширении в несколько раз предельного частотного диапазона обрабатываемых входных сигналов АЦП за счет снижения погрешности передачи входных дифференциальных напряжений от источников ко входам компараторов напряжения.

Изобретение относится к автоматике и вычислительной технике и может быть использовано при создании систем автоматического управления (САУ). Технический результат заключается в осуществлении работы в широком диапазоне температур в полях ионизирующего излучения, резервировании, кодовом управлении выходным током и радиационной стойкости с временем работы при изменении в широком диапазоне температур окружающей среды, возникновении катастрофических и параметрических отказов отдельных элементов источника и при изменении нагрузки в условиях действия ионизирующего излучения.

Изобретение относится к области электроники, а именно к цифроаналоговым преобразователям. Техническим результатом является упрощение конструкции и повышение быстродействия цифроаналогового преобразователя при сохранении точности преобразования за счет формирования двухполярного выходного сигнала.

Изобретение относится к измерительной технике, в частности к аналого-цифровому преобразованию, а именно к кодовым шкалам преобразователей угла поворота вала в код.

Изобретение относится к области радиоизмерений и предназначено для контроля работы аналого-цифровых преобразователей без применения специальных тестовых сигналов.

Изобретение относится к электронике и может быть использовано при разработке быстродействующих аналого-цифровых преобразователей (АЦП). Технический результат - повышение точности калибровки N-разрядного комбинированного АЦП путем уменьшения погрешности преобразования АЦП за счет снижения влияния рассогласования параметров элементов с помощью калибровки. N-разрядный комбинированный АЦП содержит входной параллельный М-разрядный АЦП1 и М-разрядный цифроаналоговый преобразователь (ЦАП1), использующие общий последовательный резистивный делитель, источник опорного напряжения Vref, устройство выборки и хранения (УВХ) разностного сигнала входа АЦП и выходного напряжения ЦАП и конвейерный (М-М+1)-разрядный АЦП2. При калибровке вычисляют и загружают в ЦАП2к код калибровки CR, а также коды CSi калибровки каждого сегмента, используемые во время нормальной работы как аддитивные поправки к выходному коду АЦП, при этом за счет единичного коэффициента передачи первого каскада конвейера АЦП2 формируется близкий к нулю сигнал. В АЦП, использующих УВХ и АЦП2 с двойной выборкой, ЦАП2к и источник Vref2 сдвоенные и формируют напряжения Vref2A и Vref2B индивидуально для каждого из двух семплеров А и В. 6 н. и 2 з.п. ф-лы, 6 ил., 1 табл.

Изобретение относится к электронике и может быть использовано в системах обработки аналоговых сигналов и, в частности, в быстродействующих аналого-цифровых преобразователях (АЦП). Технический результат - уменьшение погрешности преобразования АЦП за счет устранения расслоения смещения нуля по семплерам путем введения калибровки смещения нуля индивидуально для каждого семплера. N-разрядный комбинированный АЦП включает входной параллельный М-разрядный АЦП1, М-разрядный цифроаналоговый преобразователь (ЦАП1), устройство выборки и хранения (УВХ) и конвейерный (N-М+1)-разрядный АЦП2. М-разрядные АЦП1 и ЦАП1 используют общий последовательный резистивный делитель. УВХ с двойной выборкой, состоящее из усилителя и двух семплеров, формирует разностный сигнал входного напряжения АЦП и выходного напряжения ЦАП. Весь аналоговый тракт АЦП выполнен дифференциальным. В АЦП реализована индивидуальная калибровка смещения нуля для разных семплеров, для чего используют два идентичных ЦАПа калибровки и коммутатор, подающий на усилитель УВХ сигнал калибровки, соответствующий семплеру, находящемуся в режиме хранения, от одного из ЦАПов калибровки. При калибровке на вход УВХ подают нулевой дифференциальный сигнал с синфазным уровнем, равным или близким к синфазному уровню входного сигнала. 2 з.п. ф-лы, 4 ил.

Изобретение относится к области аналого-цифровых преобразователей. Техническим результатом является повышение точности и скорости преобразования. Микроконтроллерный АЦП с использованием переходного процесса в RC-цепи содержит первый резистор 1, второй резистор 2, третий резистор 3, четвертый резистор 4, конденсатор 5 и микроконтроллер 6. Сопротивления резисторов 2 и 3 равны. Резистор 1 и конденсатор 5 первыми выводами подключены к первому входу аналогового компаратора (АК) микроконтроллера 6, первые выводы резистора 2 и резистора 3 подключены ко второму входу АК микроконтроллера 6, вторые выводы резисторов 1, 2, 3 и конденсатора 5 подключены соответственно к первому, второму, третьему и четвертому дискретным выходам микроконтроллера 6, первый вывод резистора 4 подключен к источнику входного напряжения, второй вывод резистора 4 подключен ко второму выводу резистора 3. 1 ил.

Источник стабильного тока относится к автоматике и вычислительной технике и может использоваться в составе систем автоматического управления, работающих в экстремальных условиях и полях ионизирующего излучения. Достигаемый технический результат - обеспечение долговременной стабильности выходных параметров при работе непосредственно на нагрузку в широком диапазоне температур в полях ионизирующего излучения. Источник стабильного тока содержит последовательно включенные фильтр, трансформатор с включенным в первичную обмотку транзистором-прерывателем и выпрямляющим диодом во вторичной обмотке, после которого установлен фильтр нижних частот с измерительным шунтом в выходной токовой цепи, измерительные выходы которого подключены к преобразователю напряжения в частоту, выходная частота которого поступает через элемент гальванической развязки на вход частотно-импульсного модулятора, управляющего частотой переключения транзистора-прерывателя. 5 з.п. ф-лы, 6 ил.

Изобретение относится к области измерительной и вычислительной техники, радиотехники, связи и может использоваться в структуре различных устройств обработки информации, измерительных приборах, системах телекоммуникаций. Техническим результатом является уменьшение времени установления выходного напряжения ЦАП. Цифроаналоговый преобразователь содержит блок коммутации весовых токов (1), токовый выход которого (2) связан с эталонным резистором (3), паразитный конденсатор (4), связанный с токовым выходом (2) блока коммутации весовых токов (1).С целью повышения быстродействия токовый выход (2) блока коммутации весовых токов (1) соединен со входом неинвертирующего усилителя напряжения (5) и токовым выходом (6) неинвертирующего усилителя тока (7), причем между выходом неинвертирующего усилителя напряжения (5) и токовым входом (8) неинвертирующего усилителя тока (7) включен элемент частотной коррекции (9). 2 з.п. ф-лы, 12 ил.

Изобретение относится к области измерительной и вычислительной техники, радиотехники, связи. Технический результатом является расширение в несколько раз предельного частотного диапазона обрабатываемых сигналов АЦП за счет снижения погрешности передачи входных дифференциальных напряжений ко входам компараторов напряжения. Сверхбыстродействующий параллельный аналого-цифровой преобразователь с дифференциальным входом содержит N идентичных по архитектуре секций. Каждая из секций включает компаратор напряжения (1), первый (2) вход которого соединен с первым (3) источником входного напряжения через первый (4) эталонный резистор, а второй (5) вход компаратора напряжения (1) подключен ко второму (6) источнику входного противофазного напряжения через второй (7) эталонный резистор, причем первый (2) вход компаратора напряжения (1) связан с первым (8) источником опорного тока и первым (9) паразитным конденсатором, второй (5) вход компаратора напряжения (1) связан со вторым (10) источником опорного тока и вторым (11) паразитным конденсатором. Первый (3) источник входного напряжения подключен к базе первого (12) дополнительного транзистора, коллектор которого соединен с шиной первого (13) источника питания, а эмиттер подключен к шине второго (14) источника питания через первый (15) токостабилизирующий двухполюсник и через первый (16) корректирующий конденсатор связан с первым (2) входом компаратора напряжения 1. 1 з.п., ф-лы, 8 ил.

Изобретение относится к электронике и может быть использовано в микроэлектронных системах обработки аналоговых сигналов и преобразовании аналоговой информации в цифровую, в частности при разработке аналого-цифровых преобразователей (АЦП) с малым энергопотреблением, многоканальных системах приема и обработки информации с многоэлементных приемников оптического сигнала. Технический результат заявленного изобретения заключается в уменьшении площади кристалла АЦП и уменьшении потребляемой мощности за счет уменьшения суммарной емкости набора конденсаторов. Технический результат достигается за счет введения дополнительных блоков взвешивающих конденсаторов деления с ключами, аналогичных основному блоку взвешивающих конденсаторов деления с ключами, при этом емкость наименьшего конденсатора каждого дополнительного блока не равна удвоенной емкости наибольшего конденсатора основного блока или предыдущего дополнительного блока взвешивающих конденсаторов деления с ключами, а выходы дополнительных блоков взвешивающих конденсаторов деления с ключами объединены с выходом основного блока взвешивающих конденсаторов деления с ключами. 2 ил.

Изобретение относится к области автоматики и вычислительной техники. Технический результат - упрощение конструкции устройства. Формирователь временных интервалов содержит блок регистров, блок коммутаторов, блок памяти, блок делителей частоты, блок формирователей команд, блок формирователей импульсов, генератор импульсов и делитель частоты, при этом формирователь команд блока содержит семь триггеров, два элемента ИЛИ и два инвертора, формирователь импульсов блока содержит триггер, делитель частоты и инвертор. 1 з.п. ф-лы, 3 ил.

Изобретение относится к области измерения и может быть использовано при метрологических исследованиях навигационных приборов, содержащих вращающийся трансформатор. Техническим результатом является расширение функциональных возможностей за счет обеспечения измерения динамических характеристик. Существенным отличием предложенного изобретения является то, что в устройство для измерения навигационных приборов, в состав которых входит вращающийся трансформатор, содержащее коммутатор, дополнительно введены два канала преобразования, каждый из которых содержит генератор, реверсивный счетчик и последовательно соединенные цифроаналоговый преобразователь, фазовращатель, усилитель мощности, выход которого является выходом устройства для подключения обмоток вращающегося трансформатора проверяемого навигационного прибора, счетный вход реверсивного счетчика подключен к генератору, выход подключен к цифровому входу цифроаналогового преобразователя, вход опорного напряжения которого подключен к выходу коммутатора, вход которого подключен к источнику питания переменного тока. 1 ил.

Изобретение относится к области приборостроения, в частности к аналого-цифровому преобразованию, а именно к преобразователям угла поворота вала в код. Технический результат - повышение информационной надежности преобразователя угол-код. Преобразователь угол-код содержит: псевдослучайную кодовую шкалу с информационной дорожкой, n информационных считывающих элементов, k корректирующих считывающих элементов, n сумматоров по модулю два на два входа, выходы n считывающих элементов соединены с первыми входами n сумматоров по модулю два на два входа, k сумматоров по модулю два, выходы k корректирующих считывающих элементов соединены с первыми входами k сумматоров по модулю два, выходы m считывающих элементов соединены с соответствующими входами i-го сумматора по модулю два, дешифратор, i-й вход которого соединен с выходом i-го сумматора по модулю два, j-й выход которого соединен со вторым входом соответствующего сумматора по модулю два на два входа, выходы которых являются информационными выходами преобразователя, сумматор по модулю два, (n+k+1) входов которого соединены с выходами n считывающих элементов, выходами k корректирующих считывающих элементов и выходом контрольного считывающего элемента, элемент ИЛИ-НЕ, первый вход которого соединен с выходом (n+k+1) входового сумматора по модулю два, а второй вход соединен с нулевым выходом дешифратора, j-е выходы которого и выход элемента ИЛИ-НЕ являются служебными выходами преобразователя. 1 ил., 7 табл.
Наверх