Логический преобразователь

Устройство предназначено для реализации простых симметричных булевых функций и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является обеспечение реализации любой из простых симметричных булевых функций τ1, τ2, τn-1, τn, зависящих от n аргументов - входных двоичных сигналов, при n=5. Устройство содержит восемь мажоритарных элементов (l1, …, l8). 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (см., например, патент РФ 2417404, кл. G06F 7/57, 2011 г.), которые с помощью константной настройки реализуют любую из простых симметричных булевых функций τ1, τ2, τn-1, τn, зависящих от n аргументов - входных двоичных сигналов, при n=4.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка пяти входных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2281545, кл. G06F 7/57, 2006 г.), который содержит семь мажоритарных элементов и с помощью константной настройки реализует любую из простых симметричных булевых функций τ1, τ2, τn-1, τn, зависящих от n аргументов - входных двоичных сигналов, при n=4.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка пяти входных сигналов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из простых симметричных булевых функций τ1, τ2, τn-1, τn, зависящих от n аргументов - входных двоичных сигналов, при n=5.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем семь мажоритарных элементов, второй вход первого, третий вход i-го ( i = 1 , 3 ¯ ) мажоритарных элементов и первые входы i-го, четвертого мажоритарных элементов соединены соответственно с первым, (i+1)-м информационными и первым, вторым настроечными входами логического преобразователя, отличающемся тем, что в него введен восьмой мажоритарный элемент, выходы j-го ( i = 1 , 5 ¯ ) , m-го ( i = 7 , 8 ¯ ) и второго мажоритарных элементов соединены соответственно с вторым входом (j+1)-го, третьим входом (m-2)-го и вторым входом седьмого мажоритарных элементов, а третьи входы седьмого, четвертого, r-й ( i = 1 , 3 ¯ ) вход восьмого мажоритарных элементов и первые входы (m-2)-го, седьмого мажоритарных элементов подключены соответственно к четвертому, пятому, r-му информационным и первому, второму настроечным входам логического преобразователя, выход которого соединен с выходом шестого мажоритарного элемента.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы l1, …, l8, причем второй вход элемента l1, третий вход элемента 1i ( i = 1 , 3 ¯ ) и первые входы элементов li, l4 соединены соответственно с первым, (i+1)-м информационными и первым, вторым настроечными входами логического преобразователя, выходы элементов lj ( i = 1 , 5 ¯ ) , lm ( i = 7 , 8 ¯ ) и l2 соединены соответственно с вторым входом элемента lj+1, третьим входом элемента lm-2 и вторым входом элемента l7, а третьи входы элементов l7, l4, r-й ( i = 1 , 3 ¯ ) вход элемента l8 и первые входы элементов lm-2, l7 подключены соответственно к четвертому, пятому, r-му информационным и первому, второму настроечным входам логического преобразователя, выход которого соединен с выходом элемента l6.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, втором настроечных входах фиксируются соответственно необходимые сигналы f1, f2∈{0,1} константной настройки. На его первый, …, пятый информационные входы подаются соответственно подлежащие обработке двоичные сигналы х1, …, х5∈{0,1}. На выходе мажоритарного элемента lk ( i = 1 , 8 ¯ ) имеем Maj(αk1, αk2, αk3)=αk1αk2∨αk1αk3∨αk2αk3, где αk1, αk2, αk3 и ∨, • есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента l6 определяется выражением

в котором

Таким образом, на выходе предлагаемого преобразователя получим

где τ1, τ2, τ4, τ5 есть простые симметричные булевы функции пяти аргументов x1, …, x5 (см. стр.126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь обладает более широкими по сравнению с прототипом функциональными возможностями, так как с помощью константной настройки реализует любую из простых симметричных булевых функций τ1, τ2, τn-1, τn, зависящих от n аргументов - входных двоичных сигналов, при n=5.

Логический преобразователь, предназначенный для реализации простых симметричных булевых функций, содержащий семь мажоритарных элементов, причем второй вход первого, третий вход i-го мажоритарных элементов и первые входы i-го, четвертого мажоритарных элементов соединены соответственно с первым, (i+1)-м информационными и первым, вторым настроечными входами логического преобразователя, отличающийся тем, что в него введен восьмой мажоритарный элемент, выходы j-го m-го и второго мажоритарных элементов соединены соответственно с вторым входом (j+1)-го, третьим входом (m-2)-го и вторым входом седьмого мажоритарных элементов, а третьи входы седьмого, четвертого, r-й вход восьмого мажоритарных элементов и первые входы (m-2)-го, седьмого мажоритарных элементов подключены соответственно к четвертому, пятому, r-му информационным и первому, второму настроечным входам логического преобразователя, выход которого соединен с выходом шестого мажоритарного элемента.



 

Похожие патенты:

Изобретение предназначено для реализации мажоритарной функции n аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же n аргументов, где n≠1 есть любое нечетное натуральное число, и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к области вычислительной техники и автоматики. Техническим результатом является повышение быстродействия мажоритарного элемента.

Изобретение относится к области вычислительной техники и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации для реализации мажоритарной функции либо дизъюнкции, либо конъюнкции входных двоичных сигналов.

Изобретение относится к области вычислительной техники и может использоваться для повышения надежности вычислительных и управляющих систем. .

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. .

Изобретение относится к железнодорожной автоматике и телемеханике, а именно к устройствам управления железнодорожной автоматики, и может быть использовано в различных системах электрической централизации, в том числе, в управляющем вычислительном комплексе системы микропроцессорной централизации стрелок и сигналов, предназначенных для малых, средних и крупных железнодорожных станций.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. .

Изобретение относится к импульсной технике для использования в бесконтактных коммутационных устройствах. .

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. .

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. .

Изобретение относится к компьютерной технике, а именно к технологиям для отображения множества областей заголовков строк и столбцов. Техническим результатом является осуществление автоматизированной настройки сводной таблицы данных в интерактивном режиме, включающей совместное манипулирование отличных представлений данных.

Изобретение относится к цифровой вычислительной технике и устройствам цифровой автоматики. Технический результат заключается в сокращении времени формирования импульса вычитания и импульса заема при построении схемы определения нулевых назначений триггеров всех тетрад.

Изобретение относится к области цифровой вычислительной техники и автоматики и может быть использовано для сложения двоичных кодов. Техническим результатом является повышение быстродействия.

Изобретение предназначено для реализации мажоритарной функции n аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же n аргументов, где n≠1 есть любое нечетное натуральное число, и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение предназначено для сложения двух четырехразрядных двоичных чисел, задаваемых двоичными сигналами и может быть использовано в системах цифровой вычислительной техники как средство арифметической обработки дискретной информации.

Изобретение относится к средствам векторных вычислений деления/обращения удвоенной точности на вычислительных платформах с одним потоком команд и множеством потоков данных (SIMD).

Изобретение относится к области авиационной техники и предназначено для реализации на борту самолета функций аудио- и видеонаблюдения, автоматического сбора данных и регистрации.

Настоящее изобретение относится к компьютерным и сетевым технологиям, а именно к поисковым системам в Интернете. Технический результат - повышение эффективности обнаружения мультимедийных потоков реального времени и сокращение времени на сохранение и поддержание данных в актуальном состоянии.

Группа изобретений относится к вычислительной технике и может быть использована в арифметических процессорах. Техническим результатом является увеличение точности.

Изобретение относится к области вычислительной техники и может быть использовано для перемножения многоразрядных десятичных чисел. Техническим результатом является повышение быстродействия.

Изобретение относится к вычислительной технике, предназначено для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и может быть использовано как средство преобразования кодов. Техническим результатом является упрощение устройства. Устройство содержит четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, резистор, шестнадцать ключей. 1 ил., 1 табл.

Устройство предназначено для реализации простых симметричных булевых функций и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является обеспечение реализации любой из простых симметричных булевых функций τ1, τ2, τn-1, τn, зависящих от n аргументов - входных двоичных сигналов, при n5. Устройство содержит восемь мажоритарных элементов. 1 ил.

Наверх