Логический модуль



Логический модуль
Логический модуль

 


Владельцы патента RU 2542920:

федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" (RU)

Изобретение предназначено для реализации любой из трех простых симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов, и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является упрощение настройки логического модуля. Устройство содержит четыре мажоритарных элемента. 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические модули (см., например, патент РФ 2249844, кл. G06F 7/38, 2005 г.), которые с помощью константной настройки реализуют любую из трех простых симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических модулей, относится неоднородность аппаратурного состава, обусловленная тем, что, в частности, упомянутый аналог состоит из логических элементов трех типов (элементов И, ИЛИ, мажоритарных элементов).

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (патент РФ 2262733, кл. G06F 7/00, 2005 г.), который содержит мажоритарные элементы и может быть настроен на реализацию любой из трех простых симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов x1, x2, x3∈{0, 1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится сложная настройка, обусловленная тем, что для нее требуется четырехэлементное настроечное множество {0, 1, x1, x2}.

Техническим результатом изобретения является упрощение настройки на реализацию любой из трех простых симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов, за счет уменьшения мощности настроечного множества при сохранении элементного базиса прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что логическом модуле, содержащем два мажоритарных элемента, первый, второй, третий входы и выход первого мажоритарного элемента соединены соответственно с первым настроечным, первым, вторым информационными входами логического модуля и вторым входом второго мажоритарного элемента, подключенного третьим входом и выходом соответственно к третьему информационному входу и выходу логического модуля, особенность заключается в том, что в него введены третий и четвертый мажоритарные элементы, первые входы которых соединены соответственно с первым и вторым настроечными входами логического модуля, подключенного первым, третьим и вторым информационными входами соответственно к второму, третьему входам третьего мажоритарного элемента и третьему входу четвертого мажоритарного элемента, второй вход и выход которого соединены соответственно с выходом третьего и первым входом второго мажоритарных элементов.

На чертеже представлена схема предлагаемого логического модуля.

Логический модуль содержит мажоритарные элементы l1, l2, l3, l4, причем первый, второй, третий входы и выход элемента l1 соединены соответственно с первым настроечным, первым, вторым информационными входами логического модуля и вторым входом элемента l2, подключенного третьим входом и выходом соответственно к третьему информационному входу и выходу логического модуля, первые входы элементов l3 и l4 соединены соответственно с первым и вторым настроечными входами логического модуля, подключенного первым, третьим и вторым информационными входами соответственно к второму, третьему входам элемента l3 и третьему входу элемента l4, второй вход и выход которого соединены соответственно с выходом элемента l3 и первым входом элемента l2.

Работа предлагаемого логического модуля осуществляется следующим образом. На его первый, второй, третий информационные и первый, второй настроечные входы подаются соответственно двоичные сигналы x1, x2, x3∈{0, 1} и y1, y2∈{0, 1}. На выходе мажоритарного элемента l k ( k = 1 , 4 ¯ ) имеем Maj(a k1, a k2, a k3)=a k1·a k2a k1·a k3a k2·a k3, где a k1, a k2, a k3 и ∨, · есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе мажоритарного элемента l2 определяется выражением

Z=(y2(y1x1∨y1x3∨x1x3)∨y2x2∨(y1x1∨y1x3∨x1x3)x2)(y1x1∨y1x2∨x1x2)∨

∨(y2(y1x1∨y1x3∨x1x3)∨y2x2∨(y1x1∨y1x3∨x1x3)x2)x3∨(y1x1∨y1x2∨x1x2)x3.

Таким образом, на выходе предлагаемого логического модуля получим

Z = { x 1 x 2 x 3 = τ 3 п р и y 1 = y 2 = 0 x 1 x 2 v x 2 x 3 v x 1 x 3 = τ 2 п р и y 1 = 1 , y 2 = 0 , x 1 v x 2 v x 3 = τ 1 п р и y 1 = y 2 = 1

где 0, 1 - элементы настроечного множества; τ1, τ2, τ3 - простые симметричные булевы функции трех аргументов x1, x2, x3.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический модуль имеет однородный аппаратурный состав и более простую по сравнению с прототипом настройку на реализацию любой из трех простых симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов, поскольку для этой настройки используется настроечное множество меньшей по сравнению с прототипом мощности.

Логический модуль, предназначенный для реализации любой из трех простых симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов, содержащий два мажоритарных элемента, причем первый, второй, третий входы и выход первого мажоритарного элемента соединены соответственно с первым настроечным, первым, вторым информационными входами логического модуля и вторым входом второго мажоритарного элемента, подключенного третьим входом и выходом соответственно к третьему информационному входу и выходу логического модуля, отличающийся тем, что в него введены третий и четвертый мажоритарные элементы, первые входы которых соединены соответственно с первым и вторым настроечными входами логического модуля, подключенного первым, третьим и вторым информационными входами соответственно ко второму, третьему входам третьего мажоритарного элемента и третьему входу четвертого мажоритарного элемента, второй вход и выход которого соединены соответственно с выходом третьего и первым входом второго мажоритарных элементов.



 

Похожие патенты:

Устройство предназначено для реализации простых симметричных булевых функций и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов.

Изобретение предназначено для реализации мажоритарной функции n аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же n аргументов, где n≠1 есть любое нечетное натуральное число, и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к области вычислительной техники и автоматики. Техническим результатом является повышение быстродействия мажоритарного элемента.

Изобретение относится к области вычислительной техники и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации для реализации мажоритарной функции либо дизъюнкции, либо конъюнкции входных двоичных сигналов.

Изобретение относится к области вычислительной техники и может использоваться для повышения надежности вычислительных и управляющих систем. .

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. .

Изобретение относится к железнодорожной автоматике и телемеханике, а именно к устройствам управления железнодорожной автоматики, и может быть использовано в различных системах электрической централизации, в том числе, в управляющем вычислительном комплексе системы микропроцессорной централизации стрелок и сигналов, предназначенных для малых, средних и крупных железнодорожных станций.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. .

Изобретение относится к импульсной технике для использования в бесконтактных коммутационных устройствах. .

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. .

Изобретение относится к вычислительной технике, предназначено для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и может быть использовано как средство преобразования кодов.

Устройство предназначено для реализации простых симметричных булевых функций и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов.

Изобретение относится к компьютерной технике, а именно к технологиям для отображения множества областей заголовков строк и столбцов. Техническим результатом является осуществление автоматизированной настройки сводной таблицы данных в интерактивном режиме, включающей совместное манипулирование отличных представлений данных.

Изобретение относится к цифровой вычислительной технике и устройствам цифровой автоматики. Технический результат заключается в сокращении времени формирования импульса вычитания и импульса заема при построении схемы определения нулевых назначений триггеров всех тетрад.

Изобретение относится к области цифровой вычислительной техники и автоматики и может быть использовано для сложения двоичных кодов. Техническим результатом является повышение быстродействия.

Изобретение предназначено для реализации мажоритарной функции n аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же n аргументов, где n≠1 есть любое нечетное натуральное число, и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение предназначено для сложения двух четырехразрядных двоичных чисел, задаваемых двоичными сигналами и может быть использовано в системах цифровой вычислительной техники как средство арифметической обработки дискретной информации.

Изобретение относится к средствам векторных вычислений деления/обращения удвоенной точности на вычислительных платформах с одним потоком команд и множеством потоков данных (SIMD).

Изобретение относится к области авиационной техники и предназначено для реализации на борту самолета функций аудио- и видеонаблюдения, автоматического сбора данных и регистрации.

Настоящее изобретение относится к компьютерным и сетевым технологиям, а именно к поисковым системам в Интернете. Технический результат - повышение эффективности обнаружения мультимедийных потоков реального времени и сокращение времени на сохранение и поддержание данных в актуальном состоянии.

Изобретение относится к области вычислительной техники и может быть использовано в устройствах для решения комбинаторных задач. Технический результат заключается в обеспечении возможности формирования каждого элемента сочетания в n-разрядном двоичном счетчике, контроль значений которого осуществляется с помощью позиционного дешифратора. Технический результат достигается за счет формирователя сочетаний, который содержит блок m двоичных n-разрядных счетчиков, m позиционных дешифраторов, блок m элементов ИЛИ, блоки элементов И, блоки линий задержек, линию задержки, блок m элементов отображения сочетаний, триггеры RS-типа и генератор счетных импульсов. 1 ил.
Наверх