Логический модуль

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является обеспечение реализации любой из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов. Устройство содержит два элемента И, два элемента ИЛИ и семь мажоритарных элементов. 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические модули (см., например, патент РФ 2249844, кл. G06F 7/38, 2005 г.), которые с помощью константной настройки реализуют любую из трех простых симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (патент РФ 2286594, кл. G06F 7/57, 2006 г.), который содержит элементы И, элементы ИЛИ, мажоритарные элементы и с помощью константной настройки реализует любую из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов, при сохранении элементного базиса прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом модуле, содержащем элемент И, дополнительный элемент И, элемент ИЛИ, дополнительный элемент ИЛИ и три мажоритарных элемента, первый вход первого мажоритарного элемента и объединенные k-е () входы элементов И, ИЛИ соединены соответственно с первым настроечным и k-ым информационным входами логического модуля, особенность заключается в том, что в него дополнительно введены четыре мажоритарных элемента, вторые входы первого, второго мажоритарных элементов и третьи входы третьего, четвертого мажоритарных элементов соединены соответственно с выходами элемента ИЛИ, дополнительного элемента ИЛИ и выходами элемента И, дополнительного элемента И, третий вход и выход k-го мажоритарного элемента подключены соответственно к выходу (k+5)-го и второму входу (k+2)-го мажоритарных элементов, а выход m-го (), первые входы второго, m-го, первый вход и выход пятого мажоритарных элементов соединены соответственно с (m-1)-ым входом пятого мажоритарного элемента, первым, вторым, третьим настроечными входами и выходом логического модуля, k-й, третий и r-й () информационные входы которого подключены соответственно к k-му входу седьмого мажоритарного элемента, объединенным третьим входам элемента ИЛИ, элемента И, седьмого мажоритарного элемента и объединенным (r-3)-им входам дополнительного элемента ИЛИ, дополнительного элемента И, шестого мажоритарного элемента.

На фиг. представлена схема предлагаемого логического модуля.

Логический модуль содержит элемент И 11 дополнительный элемент И 12, элемент ИЛИ 21, дополнительный элемент ИЛИ 22, первый,...,седьмой мажоритарные элементы 31,...,37, причем вторые входы элементов 31, 32 и третьи входы элементов 33, 34 соединены соответственно с выходами элементов 21 22 и 11 и 12, третий вход и выход элемента 3k () подключены соответственно к выходу элемента 3k+5 и второму входу элемента 3k+2, а выход элемента 3m (), первые входы элементов 3k, 3m, 35 и выход элемента 35 соединены соответственно с (m-1)-ым входом элемента 35, первым, вторым, третьим настроечными входами и выходом логического модуля, j-й () и r-й () информационные входы которого подключены соответственно к объединенным j-ым входам элементов 11 21 37 и объединенным (r-3)-им входам элементов 12, 22, 36.

Работа предлагаемого логического модуля осуществляется следующим образом. На его первом, втором, третьем настроечных входах фиксируются соответственно необходимые сигналы y1, у2, y3∈{0,1} константной настройки. На его первый, …, шестой информационные входы подаются соответственно двоичные сигналы xl, …,x6∈{0,l}. На выходе мажоритарного элемента 3i () имеем , где , , и ∨, • есть соответственно сигналы на первом, втором, третьем входах элемента 3i и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента 35 определяется выражением

в котором . Таким образом, на выходе предлагаемого модуля получим

где τl, …, τ6 есть простые симметричные булевы функции шести аргументов x1, …, х6 (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический модуль построен в элементном базисе прототипа и обладает более широкими по сравнению с прототипом функциональными возможностями, так как содержит элементы И, элементы ИЛИ, мажоритарные элементы и с помощью константной настройки реализует любую из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов.

Логический модуль, предназначенный для реализации любой из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов, содержащий элемент И, дополнительный элемент И, элемент ИЛИ, дополнительный элемент ИЛИ и три мажоритарных элемента, причем первый вход первого мажоритарного элемента и объединенные входы элементов И, ИЛИ соединены соответственно с первым настроечным и k-м информационным входами логического модуля, отличающийся тем, что в него дополнительно введены четыре мажоритарных элемента, вторые входы первого, второго мажоритарных элементов и третьи входы третьего, четвертого мажоритарных элементов соединены соответственно с выходами элемента ИЛИ, дополнительного элемента ИЛИ и выходами элемента И, дополнительного элемента И, третий вход и выход k-го мажоритарного элемента подключены соответственно к выходу (k+5)-го и второму входу (k+2)-го мажоритарных элементов, а выход m-го первые входы второго, m-го, первый вход и выход пятого мажоритарных элементов соединены соответственно с (m-1)-м входом пятого мажоритарного элемента, первым, вторым, третьим настроечными входами и выходом логического модуля, k-й, третий и информационные входы которого подключены соответственно к k-му входу седьмого мажоритарного элемента, объединенным третьим входам элемента ИЛИ, элемента И, седьмого мажоритарного элемента и объединенным (r - 3)-м входам дополнительного элемента ИЛИ, дополнительного элемента И, шестого мажоритарного элемента.



 

Похожие патенты:

Изобретение относится к области вычислительной техники и может быть использовано для выполнения селекции и идентификации меньшего, либо селекции и идентификации большего, либо селекции произвольно назначенного из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Изобретение относится к области радиотехники. Технический результат – схемотехническое упрощение, сокращение номенклатуры и числа используемых логических элементов, обеспечение возможности реализации мажоритарного элемента на электронных компонентах с изменяемой архитектурой.

Изобретение относится к автоматике и вычислительной технике и может быть использовано при разработке высоконадежных устройств и систем, применяющих мажоритарное резервирование.

Изобретение относится к технике связи и может быть использовано в приемниках циркуляционных односторонних сетей передачи данных с повторениями. Техническим результатом изобретения является повышение оперативности доведения сообщений в каналах связи циркулярных односторонних сетей передачи данных с повторениями, а также схемотехническое упрощение приемника сообщений, который достигается за счет того, что приемник содержит последовательно соединенные демодулятор, декодер и интерфейс представления данных, при этом декодер имеет дополнительный информационный выход, который связан с блоком накопления сообщений, который последовательно связан с блоком формирования векторов, блоком мажоритарных проверок и блоком формирования логических сообщений, при этом выход блока формирования логических сообщений связан со вторым информационным входом декодера, управляющий выход которого соединен с управляющим входом блока формирования векторов, а управляющий выход блока формирования векторов соединен с управляющим входом блока формирования логических сообщений.

Логический преобразователь предназначен для реализации простых симметричных булевых функций и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов.

Логический преобразователь предназначен для реализации простых симметричных булевых функций и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов.

Логический преобразователь предназначен для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов.

Изобретение относится к вычислительной технике и может быть использовано для построения отказоустойчивых средств автоматики, функциональных узлов систем управления и др.

Изобретение относится к области радиотехники и может найти применение в радиосредствах специальной радиосвязи для высоконадежной передачи данных по радиоканалу в условиях воздействия комплекса помех, а также может быть использовано как элемент более сложного устройства - блока логической обработки, реализующего заданный мажоритарный алгоритм повышения достоверности по совокупности правил мажоритирования.

Изобретение относится к вычислительной технике и может быть использовано для построения отказоустойчивых средств автоматики, функциональных узлов систем управления и др.

Изобретение относится к области вычислительной техники и может быть использовано для выполнения селекции и идентификации меньшего, либо селекции и идентификации большего, либо селекции произвольно назначенного из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных комбинационных и вычислительных устройств, систем цифровой обработки информации, в первую очередь - в качестве элементов первого каскада дерева Уоллеса умножителей.

Изобретение относится к вычислительной технике и может быть использовано для вычисления систем логических функций в самосинхронных схемах. Технический результат изобретения заключается в обеспечении возможности использования устройства в самосинхронных схемах, в которых необходима реализация фазы гашения помимо рабочей фазы.

Изобретение относится к устройствам цифровой вычислительной техники, в частности к недвоичной схемотехнике, и предназначено для создания устройств троичной арифметики.

Группа изобретений относится к устройствам цифровой вычислительной техники, в частности к недвоичной схемотехнике, и предназначена для создания цифровых устройств троичной логики.

Изобретение относится к вычислительной технике и может быть использовано в отказоустойчивых, радиационно-стойких программируемых логических интегральных схемах (ПЛИС) для вычисления логических функций.

Изобретение относится к вычислительной технике и может быть использовано для вычисления логических функций в программируемых логических интегральных схемах (ПЛИС).

Изобретение относится к вычислительной технике и может быть использовано для вычисления систем логических функций в программируемых логических интегральных схемах (ПЛИС).

Изобретение относится к вычислительной технике и может быть использовано для вычисления логических функций в программируемых логических интегральных схемах (ПЛИС).

Изобретение относится к вычислительной технике, предназначено для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и может быть использовано как средство преобразования кодов.

Изобретение относится к аналоговой вычислительной технике и может быть использовано для ранговой обработки аналоговых сигналов. Техническим результатом является обеспечение выбора минимального, супраминимального, субмаксимального или максимального из n входных аналоговых сигналов, где n≥4.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является обеспечение реализации любой из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов. Устройство содержит два элемента И, два элемента ИЛИ и семь мажоритарных элементов. 1 ил.

Наверх