Латентно-уехил-гкая,библиотека

 

ОПЙСАНИ Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

283685

Сома Советскик

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 18.Vll11.1969 (№ 1356241/18-24) с присоединением заявки №

Приоритет

Опубликовано 06.Х.1970. Бюллетень № 31

Дата опубликования описания 16.ХП.1970

Кл. 42m::, 9/06

МПК С 06f 9/06

УДК 681.326.3(088.8) Комитет по делам иаобрвтений и открытий цри Совете Министров

К6Р

Авторы изобретения

О. Д. Жуков-Емельянов, Е. А. Филимонов, Kl. А. Коханов и В. В. Климов

ВСЕСОЮ31-1ДД

ДДЦ ) Щ T y< " °; -гну

Заявитель

Б(,, o-.-yg

УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ БЛОКОВОЙ

ОСНОВНОЙ 11АМЯТЫО

Изобретение относится к области вычислительной техники.

Известны устройства для управления основной памятью, сосгоящие из нескольких блоков, подключенные к центральному вычислителю, к селекторным и мультиплексным каналам, и содержащие схемы коммутации шин основной памяти, схемы управления, схемы анализа и схемы приоритета запросов.

Недостатком известных устройств является то, что при занятости блоков памяти, соответствующих старшему по приоритету запросу от каналов и одному из запросов от центрального вычислителя, обращение к памяти задерживается на время, необходимое для освобождения одного из этих блоков основной памяти.

Это обстоятельство препятствует обработке младших по приоритету запросов, которые могут обращаться в свободные блоки основной памяти. Другим недостатком известных устройств является то, что опи предназначены для управления блоками основной памяти с одинаковыми циклами.

С целью увеличения быстродействия в предложенное устройство для управления блоками основной памяти введены блок признаков неудовлетворенных запросов, магазин управляющих слов основной памяти, схема выборки освобождающегося регистра магазина управляющих слов, причем схема управления блоком признаков неудовлетворенных запросов подключена к схеме анализа запросных слов от каналов и центрального вычислителя, соединенной по управляющим входам со схе5 мой приоритета запросов от каналов и центрального вычислителя, схема управления выборкой из блока признаков неудовлетворенных запросов по первому выходу соединена со входамп управления схемы приоритета за10»росов от каналов и центрального вычислителя, второй ее выход связан по управляющим входам с первыми входами регистров магазина управляющих слов основной памяти, первая группа входов схемы управления выбор15 кой пз блока признаков неудовлетворенных запросов подключена к выходам схем формирования сигналов конца цикла блоков основной памяти, вторая группа входов связана с первыми выходами регистров блока призна20 ков неудовлетворенных запросов, третья группа входов соединена с выходами первой схемы сравнения, схема управления блоком признаков неудовлетворенных запросов связана по управлгпощим входам с первым регистром

25 блока признаков неудовлетворенных запросов и схемой приоритета запросов от каналов и центрального вычислителя, вторые выходы регистров блока признаков неудовлетворенных запросов соединены со входамн первой схемы

30 сравнения, к дополнительному входу которой

283685 подключен первый выход схемы выборки освобождающегося регистра магазина управляющих слоев основной памяти, ее второй выход подключен к схеме управления выборкой из основной памяти и распределением считанных данных, а ее входы связаны с первыми выходами регистров магазина управляющих слов основной памяти, вторые выходы которого подключены ко входам второй схемы сравнения, дополнительный вход которой соединен со схемой анализа запросных слов от каналов и центрального вычислителя, связанной также с первым входом второй схемы сравнения и с первым и вторым входами схемы управления магазином управляющих слов основной памяти, выходы которой связаны со вторыми входами регистров магазина управляющих слов основной памяти, схемой коммутации шин основной памяти и схемой приоритета запросов от каналов и центрального вычислителя.

На чертеже представлена блок-схема цифровой вычислительной системы и устройства для управления основной памятью.

Цифровая вычислительная система содержит центральный вычислитель 1, блоки 2 — 5 основной памяти, мультиплексный канал 6, селекторные каналы 7 — -12.

Устройство 18 для управления основной памятью содержит схему 14 приоритета запросов от каналов и центрального вычислителя, схему 15 управления выборкой из блока признаков неудовлетворенных запросов, блок 16 признаков неудовлетворенных запросов, схему 17 анализа запросных слов от каналов и центрального вычислителя, вторую схему сравнения 18, магазин 19 управляющих слов основной памяти, схему 20 управления блоком признаков неудовлетворенных запросов, первую схему сравнения 21, схему 22 выборки освобождающегося регистра магазина управляющих слов основной памяти, схему 28 управления магазином управляющих слов основной памяти, схему 24 коммутации шпн основной памяти, схему 25 управления выборкой из основной памяти и распределением считанных данных.

При обращении в блоки 2 — 5 основной памяти каждый канал ввода-вывода 6 — 12 посылает запрос в устройство управления основной памятью по радиальным линиям 26.

Центральный вычислитель 1 может посылать запросы на чтение команды, чтение операнда, запись операнда и па запись или чтение слова состояния программы. Запросы в блоки 2 — 5 основной памяти от центрального вычислителя 1 поступают в устройство 18 для управления основной памятью по радиальным линиям

27. Ввиду того, что несколько запросов могут поступить одновременно, необходимо рассматривать их в порядке приоритета. Выбор старшего (в данный момент) запроса осуществляет схема 14 приоритета запросов от каналов и центрального вычислителя. Высший приоритет имеют повторные запросы от схемы 15

65 управления выборкой пз блока признаков неудовлетворенных запросов, которые поступакл на схему 14 приоритета запросов от каналов и центрального вычислителя по линии 28.

Это обусловлено тем, что в блоке 16 признаков неудовлетворенных запросов хранятся признаки, относящиеся к запросам от каналов и центрального вычислителя, которые не могли быть удовлетворены пз-за занятости .соответствующих блоков основной памяти.:Ввиду того, что эти запросы поступили раньше, они должны удовлетворяться в первую очередь, как только освободятся пх блоки памяти. Далее по приоритету поставлены запросы от каналов и от центрального вычислителя, Если старшим (в данный момент) является запрос от канала, то схема 14 приоритета запросов от каналов и центрального вычислителя вырабатывает сигнал по линии 29, который разрешает соответствующему каналу выставлять сьое запросное слово на входные шины 80 устройства 18 для управления основной памятью. Если старшим по приоритету является запрос от центрального вычислителя 1, то схема 14 приоритета запросов от каналов и центрального вычислителя вырабатывает сигнал по линии 81, разрешающий прием запросного слова, посгупающего по линиям 82 от центрального вычислителя, на входные регистры и триггера схемы 17 анализа запросных слов от каналов и центрального вычислителя.

В запросное слово входят адрес, информация, маркеры, ключ защиты и признак режима памяти (запись или чтение).

Сигнал, поступающий на схему 17 анализа запросных слов по линии 81, преобразуется на этой схеме в двоичный код номера запроса. Кроме того, из принятого адреса с учетом коэффипиента расслоения основной памяти выделяется код номера блока памяти, который поступает по линии 88 на дополнительньш вход второй схемы сравнения 18. На этой схеме сравнения производится сравнение кода номера блока памяти из принятого адреса со всеми кодами номеров блоков, записанными в регистрах магазина 19 управляющих слов основной памяти. Результат сравнения этих кодов передается по линии 84 на схему

17 анализа запросных слов от каналов и центрального вычислителя. Если код номера блока памяти из принятого адреса совпадает с кодом, записанным в каком-либо регистре магазина 19, что говорит о занятости этого блока памяти, то схема 17 анализа запросных слов вырабатывает сигнал разрешения записи в блок 16 признаков неудовлетворенных запросов. Этот сигнал по линии 85 передается на схему 20 управления блоком признаков неудовлетворенных запросов. На второй вход этой схемы по линии 86 поступают признаки обрабатываемого запроса (код номера этого запроса и код номера блока основной памяти). При наличии сигналов по линиям 85 и

86 производится запись признаков в первый регистр блока 16 признаков неудовлетворен283685 ных запросов. Одновременно с сигналом записи признаков в блок на выходе схемы 20 управления блоком признаков неудовлетворенных запросов образуется сигнал разрешения сброса соответствующего триггера запроса, который по линии 87 передается на управляющий вход схемы 14 приоритета запросов от каналов и центрального вычислителя. По этому сигналу вырабатывается гашение входных регистров и триггеров запросного слова, соответствующего неудовлетворенному запросу.

Таким образом, после сброса триггера запроса на схеме приоритета, входных регистров и триггеров запросного слова па схеме 17 анализа запросных слов устройство 18 для управления основной памятью подготовлено для обработки следующего по приоритету запроса от каналов пли центрального вычислителя.

Ьлок 16 признаков неудовлетворенных запросов запоминает эти признаки на время, необходимое для освобождения соответствующих блоков 2 — 5 основной памяти.

Признаки, записанные в первый регистр блока, передаются в нижние регистры при условии, что эти регистры не заняты. Таким образом, на нижних регистрах блока всегда распола-аются признаки неудовлетворенных запросов, которые поступили по времени раньше, чем признаки, записанные в верхних регистрахх.

Коды номеров блоков основной памяти, записанные в регистрах блока признаков неудовлетворенных запросов, сравниваются на первой схеме сравнения 21 с кодом номера блока памяти, поступающим с первого выхода схемы 22 выборки освобождающегося регистра магазина управляющих слов основной памяти по линии 88. При наличии сигнала сравнения этих кодов с выхода первой схемы сравнения 21 и сигнала «конца цикла» от соответствующего блока основной памяти по линии 89, схема 15 управления выборкой из блока признаков неудовлетворенных запросов считывает эти признаки из того регистра, в котором произошло сравнение. Если сравнение осуществилось в нескольких регистрах блока, то выбираются признаки, соответствующие неудовлетворенному запросу от канала.

При наличии в блоке нескольких признаков от каналов или от центрального вычислителя, которые имеют одинаковые коды номеров блоков основной памяти, схема 15 управления выборкой из блока считывает содержимое того регистра, который находится на более низком уровне блока.

Выбранный из блока код номера запроса расшифровывается на схеме 15 управления выборкой из блока признаков неудовлетворенных запросов и на схему 14 приоритета запросов от каналов и центрального вычислителя по линии 28 посылается сигнал повторного запроса. Повторный запрос обрабатывается в устройстве 18 для управления основной памятью аналогично запросам от каналов или центрального вычислителя.

Ассоциативный принцип выборки признаков из блока дает возможность уменьшить время ожидания обработки запросов от каналов и при освобождении блоков памяти, соответствующих неудовлетворенным запросам от каналов, обрабатывать их не по приоритету, а по времени поступления в блок управления основной память|о.

Если код номера блока памяти со схемы 17 анализа запросных слов от каналов и центрального вычислителя не совпадает с кодом, записанным в регистрах магазина 19 управляющих слов основной памяти, т. е. если соответствующий блок памяти свободен, то схема 17 анализа запросных слов вырабатывает сигнал по линии 40 на схему 28 управления магазином управляющих слов основной памяти. При наличии сигналов по лшпгям 40 и 86 с ема 28 управления магазином вырабатывает сигнал разрешения записи управляющего слова основной памяти в магазин 19. В управляющее слово основной памяти входят признак занятости соответствующего блока, признак режима памяти (запись и.лп чтение), код номера блока памяти, код номера запроса (регистра-приемника считанной информации). Одновременно с записью управляющего слова B магазин, на выходе схемы 28 управления магазином формируется сигнал (по линии 41) разрешения приема запросного слоьа и управляющего слова основной памяти на выходные регистры и триггера схемы 24 коммутации шин основной памяти. Эта схема осуществляет выбор и пуск соответствующего блока основной памяти и передачу данных г выбранный блок.

Поскольку запуск блоков основной памяти

0c÷ùeñòâëÿåòñÿ последовательно, управляющие слова соответствующих блоков записываются последовательно в регистры магазина

19, начиная с нижнего регистра. Это дает возможнооть выбирать блок памяти, из которого в первую очередь будет производиться выборка информации и который освободится в первх ю о середь.

Схема 22 выборки освобождающегося регистра магазина управляющих слов основной памяти считывает управляющее слово блока памяти, который был запущен раньше других. Код номера блока памяти пз этого управляющего слова подается по линии 88 на первую схему сравнения 21 для сравнения с кодами номеров блоков, записанными в регистрах блока 16 признаков неудовлетворенных запросов. Кроме того, по линии 42 это управляющее слово передается на схему 25 управления выборкой из основной памяти и распределением считанных данных. На этой схеме производится расшифровка управляющего слова памяти. Расшифрованный код номера блока при наличии на линии 48 сигнала «конец чтения» осуществляет считывание информации из этого блока t.àìÿòè. Признак режима работы данного блока основной памяти управляет приемом информации на схему 25

283685 управления выборкой из основной памяти и распределением считанных данных. Расшифрованный код номера запроса управляет распределением считанной информации к соответствующему абоненту.

По сигналу «конец цикла» (линия 89) о! соответствующего блока основной памяти схема 15 управления выборкой из буфера признаков неудовлетворенных запросов формирует сигнал сброса 44 освобождающегося регистра магазина 19 управляющих слов основной памяти. Наличие сигналов «конец чтения» и «конец цикла» (линия 89 и 48) дает возможность осуществить асинхронную связь между устройством управления основной памятью и самой памятью.

Асинхронная связь упрощает структуру устройства И для управления основной памятью, позволяет использовать блоки памяти с существенно различными циклами и обеспечивает надежную работу устройства управления независимо от параметров памяти и линий сВязи.

Наличие входных регпстров запросного слова в схеме 17 анализа запросных слов от каналов и центрального вычислителя и выходных регистров запросного слова в схеме 24 коммутации шин основной памяти дает возможность совместить процесс передачи запросного слова в соответствующий блок !!амяти с обработкой следующего по приоритету запроса. Это увеличивает скорость обработки запросов в устройстве управления основной памятью.

Адрес, маркеры и ключ защиты контролируются по четности на схеме 17 анализа запросных слов от каналов и центрального вычислителя. Кроме того, на этой схеме производится анализ действительности пр1шятого адреса (т. е. анализируется, имеется ли в данной комплектации вычислительной системы блок памяти, соответствующий принятому адресу). При обнаружении сбоев по четности или по недействительности адреса запрешается обращение в соответствующий блок основной памяти и в абонент передаются обнаруженные сбои и сигнал окончания обмена по данному запросу.

Таким образом, заведомо ложное обращение в блок памяти не занимает цикл его работы, что дает возможность следующим по приоритету запросам обращаться в этот блок.

Это уменьшает время ожидания работы каналов с памятью и упрощает процесс локализации сбоев.

Предмет изобретения

Устройство для управления блоковой основной памятью, содержащее схему коммутации

Зо

60 шин основной памяти, схемы сравнения, схемы управления, схему анализа, схему приоритета запросов, отличающееся тем, что, с целью повышения быстродействия, в него введены блок признаков неудовлетворенных запросов, магазин управляющих слов основной памяти, схема выборки освобождающегося регистра магазина управляющих слов, причем схема управления блоком признаков неудовлетворенных запросов подключена к схеме анализа запросных слов от каналов и центрального вычислителя, соединенной по управляющим входам со схемой приоритета запросов от каналов и центрального вычислителя, схема управления выборкой из блока признаков неудовлетворенных запросов по первому выходу соединена со входамп управления схемы приоритета запросов от каналов и центрального вычислителя, второй ее выход связан по управляющим входам с первыми входамп регистров магазина управляющих слов основной памяти, первая группа входов схемы управления выборкой нз блока признаков неудовлетворенных запросов подключена к выходам схем формирования сигналов конца цикла блоков основной памяти, вторая группа входов связана с первыми выходами регистров блока признаков неудовлетворенных запросов, третья группа входов соединена с выходам:r первой схемы сравнения, схема управления блоком признаков неудовлетворенных запросов связана по управляющим входам с первым регистром блока признаков неудовлетворенных запросов и схемой приоритета запросов от каналов и центрального вычислителя, вторые выходы регистров блока признаков неудовлетворенных запросов соединены со входами первой схемы, сравнения, к дополнительному входу которой подключен первый выход схемы выборки освобохкда1ощегося регистра магазина управляющих слов основной памяти, ее второй выход подключен к схеме управления выборкой из основной памяти и распределением считаншгх данных, а ее входь1 связаи11 с первыми В11ходамп регистров магазина управляющих ело", основной памяти, вторые выходы KoTorEoro по:1кл1о1еи11 ко входам второй схемы сравнс пня, дополнительный вход которой соед 1!I;» со схемой анализа запросных слов от к 1;ш.топ:. 1ентрального вычислителя, связа1п1ой также с первым входом второй схемы с авпения и с псрвым и вторым входами схе,1ь1 у!!p!I!-.Iåø!EI магазином управляющих слов ос1го! Ilo! I памяти, !Ebrxopbr KQTopoH св11за11ы входамп регистров магазина упрапл; ю цих слов основной памяти, схемой коммутации шин основной памяти и схе.1ой прплг пета запросов от каналов и центрального гы-гпслителя, 283685

Составитель Г, H. Круглова

Техред Л. В. Куклина Корректор Л. Л. Евдонов

Редактор Утехина

Типография, пр. Сапунова, 2

Заказ 3588/! 8 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открьппй нри Совете Министров СССР

Москва, К-35, Раушская наб., д. 4(5