Оперативное запоминающее устройство

 

О П И С А Н И Е 3I52ll

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 26.XII.1969 (Ko 1389168/18-24) с присоединением заявки №

Приоритет

Опубликовано 21.IX.1971. Бюллетень № 28

Дата опубликования описания З.XI,1971

МПК G 11с 11/38

Комитет по делам изобретений и открытий ори Совете Министров

СССР

УДК 681.327.67 (088.8) Авторы изобретения

О. М. Егоров и Э. А. Обухов

Заявитель

ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Известно оперативное запоминающее устройство (ЗУ) на туннельных диодах с управлением типа 2Д, в запоминающих ячейках которого в качестве элементов развязки используются нелинейные элементы, например полупроводниковые диоды, установленные на платах-матрицах, разрядные шины которых выполнены из правых и левых разрядных полуш ин.

В быстродействующем ЗУ с управлением типа 2Д особую опасность представляет электромагнитная связь разрядных шин, расположенных на одной стороне платы-матрицы.

Из-за связи между разрядными шинами возникают помехи, попадающие на вход усилителя воспроизведения. Создание симметричной считывающей цепи, например, путем деления разрядной шины на две разрядные:полушины, подключенные ко входам дифференциального усилителя, уменьшает эту помеху, так как наводки на полушинах взаимно компенсируются.

Однако из-за большого градиента связей между параллельными шинами из плотной совокупности шин наводки на разрядных полушинах существенно разные и компенсация на дифференциальном усилителе неполная. Кроме того, разрядные полушины технологически не могут быть выполнены идентичными.

Все это в значительной степени ограничивает быстродействие и емкость известного ЗУ.

Предложенное ЗУ отличается от известного тем, что в каждом разряде каждой платы-матрицы нелинейные элементы развязки всех четных запоминающих ячеек подключены к одной из разрядных полушин, например левой, а нелинейные элементы развязки всех нечетных запоминающих ячеек — к другой разрядной полушине, например правой. Причем в каждом разряде левые и правые разрядные полу10 шины четных плат-матриц соединены с правыми и левыми разрядными полушинами нечетных плат-матриц соответственно, Это позволяет повысить быстродействие и емкость устройства.

15 На чертеже показан накопитель описываемого ЗУ.

Он состоит из плат-матриц 1. Каждая плата-матрица представляет собой плату из трехслойного фольгированного стеклотекстолита, 20 на которой расположены все разряды нескольких запоминающих ячеек (на чертеже не показаны) .

На одной из внешних сторон проложены числовые шины 2, причем для уменьшения

25 паразптной связи они выполнены в виде двух параллельных печатных проводников, непосредственно прилегающих друг к другу.

На другой внешней стороне платы-матрицы перпендикулярно направлению шин 2 проло30 жены разрядные (выходные) шины 8. Каждая

152.1 1 г .3

Техред А, А. Камышникова

Корректор Е, И. Усова

Редактор Л. А. Утехина

Подписное

Тираж 473

Изд. № 1269

Заказ 308977

Типография, пр. Сапунова, 2

3 шина 8 выполнена в виде двух разрядных полушин — параллельных рядом расположенных печатных проводников 4 и б, к одному из которых подключены полупроводниковые диоды развязки б всех четных запоминающих ячеек, а к другому — нечетных. Разрядные полушины подключаются ко входам дифференциального усилителя считывания 7. Этим достигается первичная компенсация синфазных конструктивных помех на усилитель считывания при подаче разрядного импульса одноименного разряда.

Для уменьшения паразитных емкостных связей между шинами 2 и 8 и уменьшения излучения энергии управляющими шинами внутри платы-матрицы проложен проводящий слой

8 («земля»).

Ввиду большой высокочастотности туннельных диодов и невозможности обеспечить идеальную идентичность разрядных полушин 4 и

5 необходимо компенсировать разбаланс паводок на них. Разбаланс наводок удается практически устранить, если чередовать правые и левые разрядные полушины одного разряда при организации разрядной плоскости накопителя. При этом в каждом разряде левые и правые разрядные полушины 4 и б четных плат-матриц соединяются с правыми и ле4 выми разрядными полушинами нечетных платматриц соответственно. Разрядные полушины

4 и 5 одного разряда замкнуты резистором 9.

Описываемое ЗУ работает аналогично изве5 стному ЗУ типа 2Д.

Предмет изобретения

Оперативное запоминающее устройство на туннельных диодах с управлением типа 2Д, в

10 запоминающих ячейках которого в качестве элементов развязки используются нелинейные элементы, например полупроводниковые диоды, установленные на платах-матрицах, разрядные шины которых выполнены из правых

15 и левых разрядных полушин, отличающееся тем, что, с целью увеличения емкости и быстродействия устройства, в каждом разряде каждой платы-матрицы нелинейные элементы развязки всех четных запоминающих ячеек

20 подключены к одной из разрядных полушин, например левой, а нелинейные элементы развязки всех нечетных запоминающих ячеек — к другой разрядной полушине, например правой, причем в каждом разряде левые и правые

25 разрядные полушины четных плат-матриц соединены с правыми и левыми разрядными полушинами нечетных плат-матриц соответственно.