Струйное обегающее устройство б'^блио'ска

 

ОПИСАНИЕ 3!8930

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Соеетокик

Социалистическик

Реслублик

Зависимое от авт. свидетельства №

3 аявлено 24.Х1.1969 (№ 1380201/18-24) с присоединением заявки №

Приоритет

Опубликовано 28,Х.1971. Бюллетень ¹ 32

Дата опубликования описания 22.X 11.1971

МПК G 06d 1/08

Комитет по делам изобретений и открытий ори Совете Министров

СССР

УД К 62-525.681,142,67 (088.8) Авторы изобретения

P. А. Федоров, Ю. М. Передрей, Ю. Н. Крупич, К. F. Шаронов и О. Н, Селютин

Заявитель Пензенский филиал Всесоюзного научно-исследовательского технологического института приборостроения ИНЙО-7ИЙЯЗ|к оБ т ч стРоиств,1

Предложенное устройство предназначено для использования в дискретных струйных вычислительных и управляющих системах.

Струйные обегающие устройства, построенные на сдвигающих регистрах, каждый из которых содержит элементы памяти и логические элементы, известны, Основным недостатком известных устройств является то, что в них в каждом регистре использовано звено запуска, состоящее из трех элементов «НŠ— ИЛИ», «И» и «Память», а каждая ячейка содержит пассивный элемент

«HE — ИЛИ», что снижает быстродействие регистра и его надежность.

Предложенное струйное обегающее устройство содержит последовательно соединенные и подключенные к общей шине сброса ячейки, причем выход последней ячейки соединен со входом первой ячейки через элемент «ИЛИ», со вторым входом которого связан капал подачи команды на запуск; каждая ячейка содержит два элемента памяти, элементы «ИЛИ», «НŠ— ИЛИ» и тактирующий струйный усилитель, вход которого соединен с прямым выходом тактирующего усилителя в последующей ячейке, причем этот выход соединен также со входом памяти в своей ячейке, а вход усилителя в последней ячейке связан с каналом подачи тактовых сигналов. Устройство отличается от известных тем, что в нем выход первого элемента памяти соединен со входом элемента

«HE — ИЛИ», со вторым входом которого связан инверсный выход тактирующего усилителя; выход этого элемента «НŠ— ИЛИ» соединен с одним из входов второго элемента памяти и со входох| элемента «ИЛИ» в предыдущей ячейке, со вторым входом которого соединена общая шипа сброса; выход этого элемента «ИЛИ» соединен со вторым входом второго

10 элемента памяти, выход которого соединен с соответствующим выходным каналом устройства и со входом первого элемента памяти в последующей ячейке.

Такое выполнение устройства позволяет

13 упростить схему каждой ячейки, что повышает надежность и быстродействие устройства.

Схема предлагаемого устройства представлена на чертеже, где приняты следующие условные обозначения (индексы, расположен20 пые у цифр, соответствуют номеру ячейки, к которой относятся данные элементы): 1| — 1„, 2| — 2» входные и выходные элементы памяти соответственно; 8> — 8„— элементы «HE—

ИЛИ»; 4| — 4 — тактирующие усилители; 5 —

25 б„— элементы «ИЛИ»; б| — бг — каналы передачи тактирующего сигнала; 7| — 7„, 8| — 82— управляющие каналы входного элемента памяти; 9| — 9„— выходные каналы устройства;

10,— 10„, 11i — 11„, 12| — 12n — каналы свя30 зи между элементами; И вЂ” канал запуска

318930

Техред Л. Н, Богданова

Редактор Б. С. Нанкина орректоры: А. Абрамова и М. Коробова

Заказ 3535/15 Изд. Ке 1478 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35. Ра шская наб., д. 4/5

Типография, пр. Сапунова, 2

3 первой ячейки; 14 — элемент «ИЛИ», служащий для запуска устройства; 15 — канал запуска устройства; 1б — общая шина сброса;

17 — канал подачи тактовых сигналов.

Устройство работает следующим образом.

После подачи сигнала на шину сброса 1б все выходные элементы памяти 2п „1 устанавливаются в нулевое положение. На вход 15 элемента 14 запуска подается давление, которое сбрасывает элемент памяти 1 первой ячейки в нулевое положение. Затем подается тактовый сигнал по каналу 17. При этом входной элемент памяти I> в первой ячейке устанавливается в нулевое положение, а в остальных ячейках — в единичное. На обоих входах элемента «НŠ— ИЛИ» 31 первой ячейки появляются нулевые сигналы. При этом в канале

12> появляется сигнал «1» и, следовательно, элемент памяти 2 устанавливается в единичное состояние, которое по каналу 91 поступает на вход элемента памяти 1> второй ячейки. Но так как тактовый сигнал пока равен «1», то этот элемент памяти не изменит своего состояния, поскольку на входе записи уже имеется давление. При исчезновении тактового сигнала элемент памяти 1> второй ячейки установится в йулевое положение. При появлении следующего единичного тактового сигнала запишется <ф».в:элемент памяти 2 второй ячейки и одновременно,сбросится «1» в первой ячейке сигналом элемента «НŠ— ИЛИ» второй ячейки по каналу l2 . Выходной сигнал элемента памяти 2 второй ячейки поступит на вход сброса элемента памяти 1„ третьей ячейки, но последняя не изменит своего состояния, так как на втором ее входе (входе записи) присутствует тактовый сигнал. При исчезновении тактового сигнала элемент памяти 1 третьей ячейки установится в нулевое состояние и т. д.

Предмет изобретения

Струйное обегающее устройство, содержащее последовательно соединенные и подключенные к общей шине сброса ячейки, причем выход последней ячейки соединен со входом первой ячейки через элемент «ИЛИ», со вторым входом которого связан канал подачи команды на запуск, а каждая ячейка содержит два элемента памяти, элементы «ИЛИ», «HE—

15 ИЛИ» и тактирующий струйный усилитель, вход которого соединен с прямым выходом тактирующего усилителя в последующей ячейке, причем этот выход соединен также со входом памяти в своей ячейке, а вход усилителя в по2О следней ячейке связан с каналом подачи тактовых сигналов, отличающееся тем, что, с целью упрощения устройства и повышения его быстродействия, в нем выход первого элемента памяти соединен со входом элемента «НЕ—

25 ИЛИ», со вторым входом которого связан инверсный выход тактирующего усилителя, выход этого элемента «НŠ— ИЛИ» соединен с од. ним из входов второго элемента памяти и со входом элемента «ИЛИ» в предыдущей ячей30 ке, со вторым входом которого соединена общая шина сброса, выход этого элемента

«ИЛИ» соединен со вторым входом второго элемента памяти, выход которого соединен с соответствующим выходным каналом устрой35 ства и со входом первого элемента памяти в последующей ячейке.