Струйная ячейка регистра памяти

 

33278l

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Соеетски» оциалистически»

Ресотолик

Зависимое от авт. свидетельства №

Заявлено 22.Х.1969 (№ 1370205/18-24) с присоединением заявки №

М. Кл. G 06d 1/08

Приоритет

Комитет ас делам изобретений н открытий ори Совете Министров

СССР

Опубликовано 15. Ч. 1972. Бюллетень № 16 УДК 681.326.33(088.8)

Дата опубликования описания 25Х.1972 ф1.. С Р

В. К. Бельский, Г. В. Клюкина и А. Д. Чудаков .;.. .О Ь-„, %

Государственный научно-исследовательский институт теплоэнергетического приборостроения «Н И ИТеплопрнбор» /

Авторы изобретения

Заявитель

СТРУЙНАЯ ЯЧЕЙКА РЕГИСТРА ПАМЯТИ

Предложенное изобретение относится к области автоматики и вычислительной техники, а именно к струйным регистрам, предназначенным для записи, хранения и выдачи двоичных чисел. 5

Ячейки регистра памяти, содержащие струйный усилитель и две последовательно соединенных ячейки задержки на полутакт, каждая из которых содержит пассивный струйный элемент и элемент памяти, известны. 10

Недостатком их является пониженная надежность и невысокое быстродействие, обусловленные наличием пассивных элементов и схемой соединения элементов в ячейке, при которой возможны сбои из-за одновременного наличия сигналов на обоих выходах струйного усилителя.

Предложенная струйная ячейка регистра памяти содержит элемент «НЕ»,,вход которого соединен с каналом подачи тактовых сигналов, и две последовательно соединенных ячейки задержк1и на полутакт, каждая из которых содержит элемент памяти с каналом обратной связи и элемент «Запрет», выход которого соединен с одним из входов элемента памяти в своей ячейке, причем с перьым входом элемента «Запрет» в первой ячейке задержки "îåäèнен входной канал репистра, второй вход элемента «Запрет» соединен с выходом элемента

«НЕ», а выходной канал регистра связан с 30 выходом элемента памяти во второй ячейке и отличается тем, что с целью повышения надежности в регистре применены в качестве элементов «Запрет» активные элементы, на которых выполнены также элементы памяти с преобладанием по входу, соединенному с выходом соответствующего элемента «Запрет», причем выход элемента «НЕ» соединен со вторым входом элемента памяти во второй ячейке, а канал подачи тактовых сигналов связан с запрещающим входом второго элемента «Запрет» |и с другим входом элемента памяти в первой ячейке.

Это позволяет повысить надежность и быстродействие ячейки за счет использования активных элементов и особого режима их включения.

Схема предложенной ячейки предст авленз на чертеже.

Схема содержит дизьюнктивные входы 1,2 элементов, запрещающий вход 8 элементов, выходные каналы 4, 5 элементов, канал б питания элементов, первую 7 и вторую 8 ячейки задержки на полутакт, элемент «Запрет» 9 в первой ячейке, элемент памяти 10 в этой ячейке, элемент «Запрет» 11, элемент памяти 12, элемент «НЕ» 18, канал 14 подачи тактовых сигналов, входной канал 15 регистра и выходной канал lб регистра.

332781

Устройство работает следующим образом, Пусть в исходном состоянии сигHBJIb! в канале

14 и на входе (15) отсутствуют (наличию сигнала соответствует высокий уровень давления). Второй элемент 10 первой ячейки 7 задержки на полутакт находится в состоянии, при котором сигнал присутствует на его первом выходе (4). На выходе (5) элемента 18, реализующего отрицание, имеется сигнал.

Этот сигнал, воздействуя на вход 8 первого элемента 9 первой ячейки 7 задержки на полутакт, вызывает отсутствие сигнала на входе 8 второго элемента 10 первой задержки на полутакт, вследствие чего этот элемент сохраняет свое исходное состояние. Сигнал со второго выхода (5) элемента 18 поступает также на вход 1 второго элемента 12 второй задержки на полутакт (8) и переводит его в устойчивое состояние, при котором сигнал присутствует на выходе (4) и отсутствует на выходе (5).

Таким образом, на выходе ячейки в исходном состоянии сигнал отсутствует. Если в канале

14 тактовый сигнал отсутствует, то ячейка сохраняет исходное состояние при подаче сигнала на вход (15), так как первый элемент 9 первой задержки на полутакт (7) будет запрещен по входу 8.

Пусть теперь на вход (15) подан сигнал.

При подаче тактового сигнала первый элемент

11 второй задержки kIB полутакт запрещается по входу 8, а второй элемент 10 первой задержки на полутакт при подаче сигнала на его вход 1 остается в исходном состояниии. ерез некоторое время, равное времени срабатывания элемента 13, на его выходе (5) сигнал пропадает, M тем самым снимается запрет с первого элемента 9 первой задержки на полутакт. Таким образом, сначала запрещается перезапись на входную ступень регистра записываемой единицы, а затем разрешается запись ее на входную ступень, за счет чего исключается ложное срабатывание ячейки регистра.

Сигнал,,поступающий по входу (15), вызывает срабатывание элемента 9, и на его выходе ® появляется сигнал. Он поступает на вход 8 второго элемента 10 первой задержки»а полутакт и переводит его, несмотря на наличие сигнала на его входе 1, в такое состояние, когда сигнал присутствует на выходе (5). На этом первый полутакт записи двоичной единицы на регистр заканчивается, наличпе единицы «запомнено» на втором элементе 10 первой задержки на полутакт. Сигнал с числового входа может быть снят.

Второй полутакт записи единицы в ячейку начинается при снятии тактового сигнала в «анале 14. При этом снимается запрет по входу

8 с первого элемента 11 второй задержки на полутакт. Сигнал с выхода (5) второго элемента 10 первой задержки на полутакт, поступающий на вход 1 первого элемента 11 второй задержки на полутакт, создает сигнал на выходе (4) этого элемента. Этот сигнал поступает на вход 8 второго элемента 12 второй задержки на полутакт. Элемент 12 переходит в новое устойчивое состояние, при

1р котором сигнал пр исутствует на его выходе (5). На этом второй полутакт записи единицы в ячейку зканчивается. Таким образом, на выходе (1б) ячейки регистра имеется сигнал, характеризующий запоминание в ячейке двоич15 ной единицы.

При записи нуля в ячейку регистра на вход (15) сигнал не подается. При подаче тактового сигнала последний поступает на вход 1 второго элемента 10 первой задержки на полутакт. Элемент 10 переходит в состояние, при котором на его выходе (5) сигнал отсутствует. Во время этого полутакта на выходе (1б) ячейки сигнал не изменяется.

При снятии тактового сигнала со входа (14) появляется сигнал на выходе (5) элемента

18, который переводит элемент 12 в устойчивое состояние, при котором при выходе (5) этого элемента сигнал отсутствует. Следовательно, сигнал отсутствует, и на выходе ячейки регистра, т. е. в нее записан нуль.

Предмет изобретения

Струйная ячейка регистра памяти, содержащая элемент«НЕ», вход которого соединен с каналом подачи тактовых сигналов, и две последовательно соединенные ячейки задержки на полутакт, каждая из которых содержит элемент памяти с каналом обратной связи и элемент «Запрет», выход которого соединен с одним из входов элемента памяти в своей ячейке, причем с первым входом элемента «3апрет» в первой ячейке задержки соединен входной канал регистра, второй вход . этого элемента «Запрет» соединен с выходом эле45 мента «НЕ», а выходной канал регистра связан с выходом элемента памяти во второй ячейке, отличающаяся тем, что, с целью повышения надежности, в регистре применены в качестве элементов «Запрет» активные элементы, на которых выполнены также элементы памяти с преобладанием по входу, соединенному с выходом соответствующего элемента «Запрет», причем выход элемента «НЕ» соединен со вторым входом элемента памяти во второй

55 ячейке, а канал подачи тактовых сигналов мента «Запрет» и с другим входом элемента памяти в первой ячейке.

332781

Составитель Б. Шкрабов

Редактор В. Фельдман

Техред Т. Ускова

Корректор Л. Орлова

Типография, пр. Сапунова. 2

Заказ 1850/18 Изд. № 500 Тираж 448 Подписное

И11И1ИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4j5