Симметричный тиристорный элемент намяти

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВЙДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства ¹

М. Кл. G 11с 11/34

Заявлено 31 1.1972 (№ 1742786/18-24) с присоединением заявки №

Приоритет

Опубликовано 15.V.1973. Бюллетень № 21

Дата опубликования описания 25Х11.1973

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681.327(088.8) t

1 дЮ

Е. М. Онищенко, В. С. Першенков и О. А. Раисов

Авторы изобретения

Московский ордена Трудового Красного Знамени инженернофизический институт

Заявитель

СИММЕТРИЧНЫЙ ТИРИСТОРНЫЙ ЭЛЕМЕНТ ПАМЯТИ

Изобретение относится к области интегральных запоминающих устройств (ЗУ).

Известны симметричные элементы памяти на биполярных транзисторах. Основой схем такого рода являются симметричные биполярные триггеры с непосредственными связями.

Однако эти схемы содержат большое число компонентов и рассеивают достаточно большую мощность.

Известна также ячейка памяти на тиристорном триггере, содержащая два тиристора, транзистор и резистор.

Предлагаемый симметричный тиристорньш элемент памяти имеет три компонента и потребляет мощность в два раза меньшую (при прочих равных условиях), чем симметричный триггер на биполярных транзисторах. Это достигается тем, что в нем использованы два перекрестно-связанных двухэмиттерных тир ис гора, коллекторы которых непосредственно подключены к адресной шине, вторые (по топологии — внутренние) эмиттеры соединены между собой и через резистор подключены к оощей точке, а первые (по топологии — внешние) эмиттеры использованы как информационные входы.

На чертеже показана схема симметричного тиристорного элемента памяти.

Предлагаемый элемент состоит из двух перекрестно связанных двухэмиттерных четырехслойных р-п-р-и структур-тиристоров 1 и 2, вторые эмиттеры которых соединены между собой и через резистор 8 подключены к обц;ей точке 4. Коллекторные области тиристоров ртипа присоединены к адресной шине 5, первые эмиттерные области и-типа — к информационным входам записи и считывания б и 7.

В режиме хранения на входах б и 7 находится высокий потенциал, и ток хранения про10 текает через резистор 8. При записи на вход б или на вход 7 (в зависимости от вида записываемой информации («0» или «1») подается низкий уровень. Считываемый сигнал снимается с одного из информационных входов при подаче положительного импульса опроса по адресной шине 5.

Таким образом, предлагаемый элемент при записи и считывании информации работает аналогично обычному симметричному транзи20 сторному триггеру. Отличие состоит в том, что коллекторы и вторые эмиттеры тиристоров непосредственно соединены между собой. При таком включении тиристор может оставаться во включенном состоянии и при нулевом уп2S равляющем токе, что обеспечивает устойчивую работу тирпсторного триггера. Несмотря на то, что ток через закрытый тиристор не течет, так как напряжение на открытом тиристоре составляет 0,8 в, и-р-и транзистор включен30 ного тиристора находится в режиме н асыще381О98

Составитель P. Яворская

Техред Т. Ускова

Редактор Л. Утехина

Корректор В. Жолудева

Заказ 2045/14 Изд. № 507 Тираж 576 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 7К-35, Раушская на., д. 4,5

Типография, пр. Сапунова, 2 ния за счет тока дырок р-и-р составляющего транзистора (четырехслойная р-и-р-и структура может быть представлена соединением двух составляющих транзисторов и-р-и и р-и-р типа).

Вследствие того, что одно плечо тиристорного триггера ток не потребляет, мощность, рассеиваемая элементом, примерно в два раза меньше мощности, рассеиваемой триггером на биполярных транзисторах, где через закрытое плечо всегда протекает ток, обеспечивающий режим насыщения открытого транзистора.

Непосредственное соединение коллектора и эмиттера тиристоров позволяет также использовать один резистор вместо двух, как в транзисторном триггере.

Включение резистора в эмиттерную цепь в предложенном элементе обеспечивает форсирование режима записи. При понижении напряжения на одном из информационных входов в базу р-типа отпирающегося тиристора втекает ток, превышающий ток хранения, что приводит к его форсированному включению и

5 при прочих равных условиях к повышению быстродействия элемента памяти.

Предмет изобретения

Симметричный тиристорный элемент памяти, 10 содержащий резистор и два перекрестно связанных двухэмиттерных тиристора, первые эмиттеры которых соединены с информационньв и входами, отличающийся тем, что, с целью уменьшения рассеиваемой мощности и

15 числа компонентов, а также повышения быстрод йствия, коллекторы тиристоров подключены к адресной шине, а вторые эмиттеры соединены и через резистор подключены к шине нул вого потенциала.