Декадное пересчетное устройство

 

О П И С А Н И Е 372706

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Соеатокиа

Социалистическиа

Республик

Зависимое от авт. свидетельства ¹

Заявлено 28.XII.1970 (№ 1610002/26-9) с присоединением заявки №

Пр иор итет

М. Кл. Н 013k 23/26

Комитет по делам иаобретеиий и открытий при Сосете Мииистров

СССР

УДК 681.3.055(088.8) Опубликовано 01.lll.1973. Бюллетень № 13

Дата опубликования описания 19.V.!973

Авторы изобретения К. Г. Борисов, К. А. Валиев, Э. В, Волков, В. Н. Гладков, Б. В. Орлов, Л. С. Ситников, С. Е. Токовенко и Л. Л. Утяков

Заявитель

ДЕКАДНОЕ ПЕРЕСЧЕТНОЕ УСТРОЙСТВО

Изобретение относится к импульсной технике, Известно декадное пересчетное устройство, реализованное на транзисторно-транзисторных элементах, содержащее триггеры, а также входной логический блок, выполненный на основе схем «И вЂ” НЕ».

Недостатком этого устройства является ограниченность его функциональных возможностей.

Цель изобретения — расширение функциональных возможностей устройства, а также сокращение внешних связей за счет использования фазоимпульсного представления информации.

Достигается она тем, что предлагаемое устройство содержит выходной формирователь, выполненный на основе схемы «И — НЕ», один из входов которой подключен к счетному входу декады, а остальные входы соединены с единичными выходами первого и четвертого триггеров, выход схемы «И — НЕ» соединен с шиной выходного сигнала, причем шина счетных импульсов через инвертор и шина управляющих импульсов непосредственно подключены ко входу схемы «И — НЕ» входного логического блока, выход которой соединен с одним из входов другой схемы «И — НЕ», второй вход которой подключен к шине синхронизирующих импульсов, а выход — к счетному входу декады.

На фиг. 1 дана функциональная схема описываемого устройства; на фиг. 2, 3 — временные диаграммы ее работы в различных режимах.

5 В состав устройства входят триггеры 1 — 4 с общим входом установки в «нуль», соединенные с шиной 5 установки в «нуль» через инвертор б, входные логические устройства, выполненные на трех схемах «И — HE» 7 — 9, 10 и выходная схема «И вЂ” IE» 10 формирователя выходных сигналов. Выход схемы «И — НЕ» 7 соединен со счетным входом триггера 1 и одним из входов схемы «И — НЕ» 10; один из входов схемы «И — НЕ» 7 соединен с шиной 11

15 синхронизирующих сигналов, второй вход схемы «И — НЕ» 7 соединен с выходом схемы

«И — НЕ» 8, один из входов которой соединен с шиной 12 управляющих сигналов, а второй— с выходом схемы «И — НЕ» 9. Вход схемы

20 «И — НЕ» 9 соединен с шиной 18 счетных сигналов. Выход 14 триггера 1 соединен со счетными входами 15 и 1б триггеров 2 и 4 и с одним из входов схемы «И — HE» 10. Выход 17 триггера 2 соединен со счетным входом 18

25 триггера 8 и со входом 19 установки в «нуль» триггера 4, к аналогичному входу 20 триггера

4 подключен выход 21 триггера 8. Выход 22 триггера 4 соединен с одним из входов схемы «И — HE» 10, à его выход 28 — со входом

3о 24 установки в «нуль» триггера 2.

После подачи сигнала на шину 5 все триг372 706

15 г0

Зо

50 геры устанавливаются в нулевое состояние.

Последовательность импульсов (фиг. 2 a), поступающая на шину 11, через схему «И — HE»

7 воздействует на счетный вход триггера 1 и далее после пересчета на два (фиг. 2 б), поступает на счетный вход триггера 2, а затем после пересчета на четыре (фиг. 2 в) — на вход И тр и ггер à 8.

Триггер 4 поддерживается в нулевом логическом состоянии сигналами с выходов триггеров 2 и 8, если хотя бы один из них находится в нулевом состоянии. В случае, если триггеры 2 и 8 находятся в единичном состоянии (т. е. на единичных плечах триггеров имеется высокий уровень), то сигнал с выхода триггера 1 (фиг. 2 б) устанавливает триггер 4 в единичное состояние (фиг. 2 г). Сигнал с выхода 28 по цепи обратной связи, воздействуя на вход 24 триггера 2, удерживает этот триггер в нулевом состоянии в момент перехода триггера 4 в состояние «нуль».

Выходной сигнал (фиг. 2 д) появляется на выходе схемы «И — HE» 10 в момент прихода одного из импульсов последовательности (фиг. 2 а), совпадает во времени с состоянием декады 1001 и удерживается на выходе до момента переключения декады в состояние 0000.

Таким образом схема функционирует как десятичный счетчик.

При работе схемы, как декады с фазоимпульсным представлением информации, состояние декады определяется фазовым положением выходного сигнала по отношению к некоторой (опорной) последовательности (фиг. 2), частота которой равна „,: 10. На фиг. 2 показано, что схема находится в состоянии «девять».

Для записи информации в декаду достаточно на шину б сброса триггеров в нулевое состояние подать сигнал в требуемом фазовом соотношении с опорной последовательностью импульсов. На фиг. 3 показано, что до подачи сигнала записи «девять» (фиг. 3 е) декада находилась в состоянии «единица», в соответствии с которым выходной импульс совпадал во времени с фазовой константой «единица».

В момент подачи сигнала записи на шине 5 происходит установка в «нуль» всех двоичных разрядов. После снятия сигнала записи возобновляется пересчет и на выходе декады появляется сигнал в фазе с константой «девять» в соответствии с записанным числом.

Для пересчетного управления схемой в прямом направлении достаточно на шину 18 подать сигнал прямого счета (фиг. 3 ж), не совпадающий во времени ни с одним из тактовых, при одновременной подаче разрешающего сигнала на шину 12 управления.

Это аналогично добавлению единицы к числу, хранящемуся в декаде, т. к. появление такого импульса на пересчетном входе декады приводит к дополнительному переключению в течение интервала времени между импульсами опорной последовательности и, следовательно, к смещению фазы выходного сигнала в большую сторону (фиг. 3 а — е).

Импульсы счета необходимо подавать в интервале между константами «нуль» и «девять».

Если на шину 11 при разрешающем сигнале на шине 12 подать импульс (фиг. 3 и), длительность которого достаточна для перекрытия во времени двух импульсов тактовой последовательности, то это аналогично подаче импульса обратного счета, так как при этом происходит уменьшение на единицу числа переключений декады в течение интервала времени между импульсами опорной последовательности и, следовательно, — смещение фазы выходного сигнала в меньшую сторону (фиг. 3 а — е).

Предмет изобретения

Декадное пересчетное устройство, реализованное на транзисторно-транзисторных элементах, содержащее триггеры, а также входной логический блок, выполненный на основе схем «И вЂ” НЕ», отличающееся тем, что, с целью расширения функциональных возможностей, а также сокращения внешних связей за счет использования фазоимпульсного представления информации, оно содержит выходной формирователь, выпоненный на основе схемы «И — НЕ», один из входов которой подключен к счетному входу декады, а остальные входы соединены с единичными выходами первого и четвертого триггеров, выход этой схемы «И — HE» соединен с шиной выходного сигнала, причем шина счетных импульсов через инвертор и шина управляющих импульсов непосредственно подключены ко входу схемы

«И — НЕ» входного логического блока, выход которой соединен с одним из входов другой схемы «И — НЕ», второй вход которой подключен к шине синхронизирующих импульсов, а выход — к счетному входу декады.

372706 а д б

Фиг 2

3 2 1G ÓÂ 7Е 5+3210gg 7b 5Ф321ПУ8 7b 1ÔÓ21 РУ б б

Составитель А. Горбачев

Техред Л, Грачева

Корректор В. Жолудева

Редактор В. Дибобес

Заказ 1356/12 Изд. № 289 Тираж 780 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

12 а

Фаа N

0 1 2 Я Ф 5 Ю 7 8 9 10