Патент ссср 328530
32853О
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕ,ПЬСТВУ
Сок1э Советских
Социалистических
Республик
Зависимое от авт. свидетельства М
Заявлено 23.111.1970 (№ 1417293, 18-24),ЧПК H 031< 23, 00 с присоединением заявки М
Комитет по делам изобретений и открытий
Приоритет
Опубликовано 02.!1.1972. Вн>лл(тсн1. X 6 .(. (1х 621.37:4,32(088,8) при Совете тоинистрое
СССР
Дата опуолико« lttttit описан:1я 3.1 .!()72>
Автор изобретешгя
J I. A. Дуб и ц к и й
Львовский и(: iIIT»xнический инс тчттут
Заявитель
ДЕСЯТИЧНОЕ ПЕРЕСЧЕТНОЕ УСТРOACTBO
Изобретение относится к элсктрошьэ-и мсрительной техштке и предназначено для нср»счета импульсов с индикацией состояний устройства ii t(to t Известны различные пересчстны(. устройства повышенного быстродействия. В е он 1 характеризуются общим признаком — ttoB«lшение частоты пересчета достигается посредством многократного деления частоты двоичными ячейками, не охваченными обратив)ми связями, с последующим Bocстановлгянгсм коэффициента деления на «10». Однако реализация этих устрой тв нсво«можпа при коэффициенте д л(.пня входного делитсля частоты, состоящего из двоичных ячеек, не oxBB÷åíltûx оор;тным:.1 связями, более 2 . Увеличеш)е коэффициента деления входного делителя позволяст снизить требование по быстродействию к элементам логических схем, обсспечившощих восстановление коэффициента деления на «1О». Для создания пересчет«ого уст1 ойства повышенного быстродействия, нс предъявляющего Bt lcol 2 соединить со входами схем «Запрета», подключенных ко входам схемы «ИЛИ», выход ко(орой черс, д»лнтсль с коэ(рфициситом деле((я 2- соедш1 ll o входохl коммутатора, подключенного выходами к за« рсщшощим входам cooTB(:"1(. TB i 10!ци схем <<3;t lip»TB>>, а также совместно с выходами дс 1)IT»»III с коэффициентом деления 2", дслнпгсля с коэффициентом деления 2-" и входом «tt»ðåttoc» к дсшифратору, подключеному и1ходом к одному из входов схемы «11ЛИ.", вторым входом коjp TopoIt яВлястся Выход ирсдыд 5 и(с ll схемы «ИЛИ». Зто даст возможность доиолнител1— но снизить част(ту itil посл»ловят».1ьио сосдиjtettIiBtx QBoII 11!1!x яттей1<ах, обсcllс Ill«;i i >, »Т1зойствох1 B ц(Iохl T(»5ITII (иый !1()Ice »T. 15 На фиг. 1 дана блок-сх»м;1 нсрс.ч»оного устройства; llil фиг. 2 — вр(м»нные диаграммы работы устройства. Устройство содер>кит счстньш вход 1, входной делитель 2 с коэфицис)игом деления 2, 20 схемы «Запрета» >, -1, 5, 6, схему «11Л11» 7, делитель 8 с коэффицентом деления 2, коммутатор 9, дешифратор 10, Bxод «пер»ноco>. 11 и схему «ИЛИ» 12, Выходы делителя 2 с коэффициентом деления 2 сосди1«сны c() Bxo25 дами схем «Запрет», >, 1, 5, 6, нодкл1О11»нных выходами ко вход;(м»х(мы «11111» 7, выход которой через делитель 8 с коэффициентом деления 2 соединен со входом коммутатора 9, подключенного выходами к запрещающим 30 входам соответствующих схем «Заир(та» 5, 1, 3 328530 5, б, а также совместно с выходами делителя 2 с коэффициентом деления 25, делителя 8 с коэффициентом деления 2 и входом переноса 11 к дешифратору 10, подключенному выходом к одному из входов схемы «ИЛИ» 12, вторым входом которой является выход схемы «ИЛИ» 7. Перед каждым циклом измерения делится!! и коммутатор уста наВлиВа(отся В исходнос состояние. Измеряемая частота поступает нл вход делителя 2, где делится в 2 раз д130il÷ными ячейками, нс охваче!шыми обратными связями, расщепляясь, при этом, в ч(тырс равномерные последовательности, имеющие фазовый сдвиг друг относительно друга, р<113 1 ныи — и частоту — от исходной, Послсдо2 2 I3BTLJl! HocTè поступают IIB соответствующll(. схемы «Запрета» 8, 4, 5, б, которые упр!113Л51ются коммутатором 9 таким образом, что из каждых пяти импульсов, поступивших IIB вход схемы «Запрета» лишь четыре проходят на сс выход. Таким образом, на выходах схем «Запрета» ирисутству!от послсдова гсль4 ности импульсов с (астотой, ра)п)ой — -- - от 25 5 исходной. Прсобразованныс последовательности поступают на вход схемы «ИЛИ» 7, которая осуществляет их суммирование во времени. Таким образом, на выходе этой cxсмы присутствует суммарная последов;)тел).ность с частотой, равной: 4 4 4 4 16 1 2" 5 2>.5 2(5 2:.5 2 .5 10 от исходной. Эта последовательность поступает далее на делитель 8 и, прсобрлзовлн)шя 1 1 до частоты —, осуществляет упрлв10 40 40 ление комhl>J>TBTopoixi 9. Пр)(ход KBA(pol o cJIcдующего импульса на коммутатор осуществляет его переключение в следующее состояние. Всего состояний коммутлторл 9 четыре, Это значит, что возвращение ко lxl)тлтор:i в исходнос состошшс будет ос3н((:ств1 1 ляться с частотой, рлвнои =- — QT 40 4 106 исходной. Цифровые индексы (см. фиг. 2) указьшлют номер элемента, изменения напряжения нл выходе которого изображены нл соотвст твующей диаграмме. 11а диаграмме 1 ноклзлна последовательность импульсов на счетном входе. Нл диаграммах 21 — 24 показ !ill>l сдвинутыс последовательности на выходах входного делителя 2. Как видим суммарная иослсдОВатСЛЬНОСтЬ На ВЫХОДЕ уетрОйет))Л ИМСС) неравномерный характер. Так, 1-й импульс следует нослс шестнадцати периодов входной IBcToTbl от 0-го импульса, 2-й через двадцать четыре периода, 3-й через гридцать два периода, 4-й чсрсз сорок iicplioдов. При этом кл)кдому выходному имнуль(у 50 соответствует полный десяток входных имПJ ËЬCOB. Кроме этого следует, что характер выходной последовательности зависит от первоначальной установки делителей 2, 8 и коммутлтора 9, т. е. перед измерением следует произвести сброс устройства. Так как последовательности импульсов Ilл выходах схемы «Запрета» 3, 4, 5, б получены посредством преобрлoîâàíèÿ ио иденти шым каналам, то, очевидно, врсменныс задержки этих последовательностей друг относительно другB отсутствуют или же весьма нсзнлштслын>1. А даже при наличш! т<(новых, ITo может быть следствием некоторой неидснтичноCTll 1(<111<1(10Â, ВЛИ51Н Ис !IX ИССУ ЩССТВСIIIIO, T В(1 Входной члстоты. Выходы с делителей 2 с коэффш(иснтом деления 2", именно с IIcpI3IIx четырех двоичных ячеек, л тлк)ке с делителя 8 с коэффициентом 2 и коммутатора 9, имен)ю с первой ячейки, поступают на дешифратор 10. Д IIIII(j)pBTop индицируст рлзряд единиц суммы числа, записанного в перВых трех ячейках делителя 2, и числа, соответствующего одному из пяти состояний, опредсляемых четвертой Ilo счету ячейкой делителя 2, делителем 8 и первой ячейкой коммутатора 9. Следу>ет отметить, что из пере шел IIIII lx пяти состояний четыре оиредел)потся состояниями делителя 8, и лишь одно пср-! 300 — состояними чет))сртой ячейки делителя 2 и первой ячейки коммутатора 9. Использование двух ячеек одновременно необходимо для иск(почения Возможной нсопрсдслсшн)сти В состояниях, могущей иметь место В промежутке между 0 и 1-м иа)иу !Ьсах!и выходной носледовл 1слы!Ости. К;!ждос из пяти Отмсчснных выше состояний соотвстст!)ует импульсу, присутствующему иа выходе третьей ячейки дслIiTcë5! 2 или, ITQ то жс, иостуилен,IIO нл 13. ОД у CT()ойСТВII 130С >Х1и их!п > 5!Ь OIS, Э 1 0 BIIB чнт, что первое состояние соответствует 13ocIми импульсам, 1юстуниишим нл I)xoz, 2-е— шее.! И1)дцл ги, 3-е — двадцати четырем, 4-е— тридцати двум, 5-С вЂ” сорока, далее цикл повторяется. Отсюда и)дно, ITo нсречисленныс выше числа можно представить 13 виде К 2, где К вЂ” номер импульса, нрисутству!Ощсго нл выходе третьей ячейки делителя 2. К<1К бь(ло отмечено выше, импульсы нл выходе устройства следу!от тлк: 1-й через !6 периодов от 0-го; 2-й через 21; 3-й через 32 и 4-й через 40. Отсюда становится понятным, почему дсши(()ратор 10 предлагаемого устройства иидицируст состояния устройства, как результат суммы остатка в первь)х трех ячсй>(лх I(111 I Сля 2 11 lilCC;I, COOTI)CTCTD)1101)l,ilX IioСTvll Jlcll lIIO на ВХОД ) с 1Т)ойства пол ньlх 130cLMCPOK 13ХОДНЫХ НМ 0<»ËI>CO!3 ИЛИ> ЧТО TO жС, IИсел В рлзряде единиц числа К 2з Э).их!и «ilc ллм 1 51влЯIОтсЯ длп (-ГО состОЯни51 8, длЯ 2-го — 6, для 3-го — 4, для 4-го — 2. 328530 После прекращения «счета» на дешифратор подается импульс «переноса», которьш обеспечивает при сумме остатка в первых трех ячейках делителя 2 и цифре в разряде единиц числа К 2, большей или равной 10, подачу импульса с выхода дсшифратора 10 чсрез схему «11Л11» 1? на выход устройствз. П р с д и L т и з о б р с т с tt tt я Десятичное исрссчстиое устройство, содержащее шины счетного вход 328530 lIIlllIlIlIllllIlllllIIllHlllllllllilIll! IlitiilliIIfil!lilIllIllIllilIIIIIIi|!!!!!!!!!!!!;!!!!!!!!!!!!!!!!!!! 2у ! z I I ! 7I Г!! I i!! I I (I !! 9иг 2 Составитель Д. Г олубович Тскрсд Г. 1!орисова Редактор Е. Гончар Корр ктор Н. Шевченко Заказ 672/9 Изд. М 448 Тираж 448 Подписное ЦНИИПИ Комитета по делам изобретений и открьпий нри Совете Министров СССР Мо ква, 7К-35, Раун скан пяб., д. 4Б Типография, пр Сапунова, 2 Ь ! фЯ4-+ ! 
