Устройство защиты памяти

 

Союз Советских

Социалистических

Реслублик

Зависимое от авт. свидетельства №

Заявлено 02.XI.1970 (¹ 1488712/18-24) с присоединением заявки №

Приоритет

Опубликовано 17.1Х.1973. Бюллетень ¹ 37

Дата опубликования описания 21.1.1974

Ч. Кл. G 11с 7/00

Гасударственный комитет

Совета Милистров СССР во делам изобретений и OTKpblTHM

Ъ ДК 681.327.6(088.8) Автор изобретения

В. М. Гарцуев

Заявитель

УСТРОЙСТВО ЗАЩИТЫ ПАМЯТИ датчика 5 подключены к выходу регистра 7 допуска к адресам.

Устройство работает следующим образом.

Адрес ячейки ЗУ поступает,на схему сравнения 8, где сравнивается с адресами, набранными на регистре 7 допуска к «закрытым» адар ес ам.

На выходной шине 6 сигнал разрешения обращения возникает только тогда, когда схе10 ма сравнения 8 вырабатывает сигнал о совпадении адресов «есть разрешение», и обращение к «закрытому» адресу происходит в заданный для обращения к этому адресу промежуток времени. Прп этом на второй вход

15 схемы «И» поступает разрешающий сигнал пз датчика 5.

По сигналу разрешения происходит обращение к «закрытому» адресу, а сам факт обращения регистрируется узлом регистра20 ции 2.

Устройство защиты памяти, содержащее

25 схему сравнения o 1рссов. один вход которой соединен с кодовыми шинами адреса, схему

«И», одш вход которой соединен с выходом схемы сравнения: узел регистрации, один вход

1<оторого подсоединен к выходу схемы «И» и

30 к шине разрешения обращения, а другой — к

Изобретение относится к области вычислительной техники и может быть использовано при построении информационно-поисковых систем.

Известны устройства защиты памяти.

Однако известные устройства не обеспечивают достаточно надеждиной защиты «закрытых» ячеек памяти.

Целью изобретения является повышение надежности защиты памяти. Эта цель достигается тем, что в предложенное устройство включены регистр допуска к «закрытым» адресам и датчик интервалов времени допуска.

Выходы регистра допуска подключены ко входу схемы сравнения адресов и ко входу датчика интервалов времени допуска, выход которого соединен со вторым входом схемы «И».

Такое построение устройства позволяет повысить надежность защ иты «закрытых» ячеек памяти.

На чертеже представлена структурная схе.ма устройства.

Кодовые шины адреса 1 подключены ко входам узла регистрации 2 и схемы сравнения 8, выход которой подключен ко входу схемы «И» 4. Второй вход последней подсоединен к выходу датчика интервалов времени допуска, а выход — ко второму входу узла ,>егистрации 2 и к шине разрешения обращения 6. Второй вход схемы сравнения 8 и вход

Предмет изобретения

397964

Составитель В. Вакар

Корректор В. Михеева

Техред Л. Богданова

Редактор Л. Утехина

Заказ 3713j9 Изд. № 23а Тираж 576 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 5К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 кодовым шинаьм адреса, отличающееся тем, что, с целью повышения надежности защиты, в. него включены регистр до пуска к адресам и датчик интервалов времени допуска; выходы регистра допуска подключены ко входу схемы сравнения и ко входу датчика интервалов времени допуска, выход. которого соединен со вторым входом схемы «И».