Запоминающее устройство
(ii>474844
ОПИСАНИЕ
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТИЪСТВУ
Союз Советских
Социалистических
Республик (61) Дополнительное к авт. сзпд зу— (22) Заявлено 25.03.74 (21) 2007362/18-24 с присоединением заявки №вЂ” (23) Приоритет—
Опубликовано 25.06.75. Бюллетень ¹ 23
Дата опубликсзания о.; .=азия 14.10.75 (51) Ч. K.÷. б 11с7/00
Государственный комитет
Совета Министров СССР (53) УДЫ 681.327.66 (088.8) llG делам изобретений н открытий
S с и
t (1
i (72) Автор ы изобретения
В. А. Скрипко и Е. П. Карелин (71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО
Изобретение относится к вычислительной технике и может быть использовано в качестве буферного запоминающего устройства (ЗУ).
Известные запоминающие устройства, содержащие поразрядно соединенные регистры с информационными и маркерными разрядами, ячейки управления перезаписью по числу регистров, соединенные с входом и выходом маркерных разрядов соответствующих регистров, и источник тактовых сигналов, не исключают работу ячеек управления перезаписью в режиме самозозбуждения, что при водит к .переносу информацпи в репистрах и ее потере.
Цель изобретения — повышение надежности работы устройства. ,Это достигается тем, что устройство содержит ячейки совпадения по числу регистров, выход каждой из которых подключен к входу ячейки управления перезаписью данного реги"тра, один вход соединен с выходом маркерного разряда последующего регистра, а другой вход подключен к источнику тактовых сигналов.
На чертеже представлена функциональная схема предлагаемого устройства.
Устройство содержит поразрядно соединенные регистры 1 с информационными 2 и маркерными 8 разрядами, ячейки управления перезаписью 4 и совпадения 5 по числу регистров и источник тактовых сигналов ТИ.
Выход 6 и вход 7 каждой ячейки 4 подключены соответственно к входу 8 и выходу
9 маркерного разряда 3 данного регистра 1, а другой вход 10 каждой ячейки 4 подключен к выходу 11 ячейки 5 этого же регистра. На один вход 12 ячейки 5 подаются тактозые =игналы, а другой ее вход 13 подключен к выходу 14 маркерного разряда 3 последующего регистра.
Устройство работает следующим образом.
До поступления информации на вход устройства регистры свободны. Поэтому с выходов 14 маркерных разрядов 8 на входы 18 ячеек 5 подается сигнал отсутствия информации. Тактовые сигналы, поступающие на входы 12 ячеек 5, формируют на их выходах 11 сигналы, которые подаются на входы 10 соответствующих ячеек 4. Но так как на входы 7 этих ячеек сигналы не поступают, то на их выходах 0 отсутствуют сигналы управления пе резаписью. При поступлении слоза з пеззьпт регистр 1 в маркерном разряде 8 этого регистра записывается единица и па его выходе
9 появляется сигнал наличия пиформац:ш, который подается на вход 7 ячейки 4. Поэтому, как только на другой вход 10 поступит сигнал, ячейка 4 сформирует сигнал управления
З0 через=пи "ыо, который с выхода 6 поступает
474844
Предмет изобретения
Составитель Ю. Розенталь
Текред Е. Подурушина
Редактор Л. Батыгин
Корректор И. Симкина
Заказ 837/1272 Изд. М 806 THpàæ 648 Подписное
ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, )К-35, Раушская наб., д. 4/5
Тип. Харьк, фил. пред. «Патент» на считывающий вход 8 первого регистра. Информация из первого регистра переписывается во второй, освобождая при этом первый.
С выхода 9 маркерного разряда 8 первого регистра снимается сигнал наличия информации.
Очередные тактовые сигналы не приводят к формированию сигналов управления перезаписью ячейкой 4 первого регистра, но обеспечивают перезапись информации из второго регистра в следующий, и т. д. Информация продвигается между регистрами до тех пор, пока пе встретит занятого регистра. Если одновременно будут заняты два соседних регистра: первый и второй, тогда с выхода 9 первого регистра на вход 7 ячейки 4 будет поступать сигнал наличия информации в первом регистре, а на вход 11 ячейки 5 тактовые сигналы пройти не смогут потому, что на вход
18 ячейки 5 с выхода 14 второго регистра поступит сигнал отсутствия информации в этом регистре.
Запоминающее устройство, содержащее поразрядно соединенные регистры с информационными и маркерными разрядами, ячейки управления перезаписью по числу регистров, соединенные с входом и выходом маркерных разрядов соответствующих регистров, и источник тактовых сигналов, отличающееся тем, что, с целью повышения надежности работы устройства, оно содержит ячейки совпадения по числу регистров, выход каждой из которых подключен ко входу ячейки управления перезаписью данного регистра, один вход соединен с выходом маркерного разряда последующего регистра, а другой вход подключен к источнику тактовых сигналов.
