Патент ссср 411644

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

4Ц644

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 07.II.1972 (№ 1742242/26-9) с присоединением заявки №

Приоритет

Опубликовано 15.1.1974. Бюллетень № 2

Дата опубликования описания 27Л .1974

М. Кл. Н 06k 19/08

Государственный комитет

Совета Министров СССР по делам изобретений и открытий

УДК 681.325(088.8) Автор изобретения

В. В. Саморуков

Заявитель

ЛОГИЧЕСКИЙ ЭЛЕМЕНТ

Изобретение относится к классу транзисторных логических схем со связанными эмиттерами, которые являются основной элементной базой для построения ЗВМ высокого и сверхвысокого быстродействия и технологически выполняются в виде гибридных или полупроводниковых интегральных схем (ИС) .

Известны логические элементы, содержащие переключатель тока на транзисторах, коллекторы которых соединены с базами транзисторов выходных эмиттерных повторителей, подключенных эмиттерами соответственно к шинам прямого и инверсного выходного сигнала, два транзистора смещения по схеме с общим коллектором, два дополнительных транзистора.

Предлагаемое устройство отличается от известных тем, что в нем первый и второй дополнительные транзисторы, включенные по схеме с общим коллектором, подключены коллекторами соответственно к шинам прямого и инверсного выходного сигнала, а базами— соответственно к эмиттерам первого и второго транзисторов смещения, соединенных базами соответственно с шинами инверсного и прямого выходного сигнала, в результате чего уменьшается рассеиваемая мощность выходных эмиттерных повторителей.

На фиг. 1 представлена схема предлагаемого логического элемента; на фиг. 2 — схема одного из вариантов предлагаемого логического элемента.

Логический элемент (фиг. 1) содержит переключатель тока на транзисторах 1 и 2 и резисторах 3, 4 и 5, выходные эмиттерные повторители (ЗП) на транзисторах 6 и 7, транзисторы смещения 8 и 9 по схеме с общим коллектором, резисторы 10 и 11, дополнитель1р ные транзисторы 12 и 13, которые вместе с резисторами 14 и 15 представляют собой управляемые генераторы тока.

Устройство работает следующим образом.

15 На входе 1 расположен верхний уровень сигнала. Ток, задаваемый резистором 5, протекает по инверсному плечу переключателя тока через резистор 3 и транзистор 1, создавая падение напряжения на резисторе 5.

2р Транзистор 2 закрыт, на резисторе 4 — падение напряжения от базового тока транзистора

7. Из транзистора 7 в нагрузочный резистор

16 течет ток, кроме того, небольшой ток течет в транзистор 13. Верхний уровень с выхода 1

25 (прямой выход) через транзистор 8 передается на базу транзистора 12, коллекторный ток которого определяется выбором резистора 14, Нижний уровень сигнала с выхода 11 (инверсный выход) через транзистор 9 передает3р ся в базу транзистора 13.

411644

Предмет изобретения f

РиГ1

Составитель А. Федорова

Техред T. Ускова

Редактор T. Морозова

Корректор Н. Стельмах

Заказ 1164/11 Изд. № 1181 Тираж 811 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

При подаче на вход нижнего уровня напряжения ситуация меняется на обратную.

Цепи управления дополнительных транзисторов (фиг. 2) развязаны от выходных шин схемы, в результате ухудшение выходного фронта сигнала от нагрузочных емкостей не влияет на время включения дополнительных транзисторов, а ток переключателя тока задается постоянным специальным генератором тока.

Логический элемент, содержащий переключатель тока на транзисторах, коллекторы которых соединены с базами транзисторов выходных эмиттерных повторителей, подключенных эмиттерами соответственно к шинам прямого и инверсного выходного сигнала, два транзистора смещения по схеме с общим кол5 лектором, два дополнительных транзистора, отличающийся тем, что, с целью умень шения рассеиваемой мощности выходных эмиттерных повторителей, в нем первый и вто. рой дополнительные транзисторы, включенные

lo по схеме с общим коллектором, подключены коллекторами соответственно к шинам прямого и инверсного выходного сигнала, а базами — соответственно к эмиттерам первого и второго транзисторов смещения, соединенных

15 базами соответственно с шинами инверсного и прямого выходного сигнала.