Цифровой дифференциальный анализатор

 

Т11) ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свпдстсльства— (22) Заявлено 25.04.72 (21) 1781583. 18-24 с присоединением заявки %в (32) Приоритет—

Опубликовано 15.02.74. Бюллетень М 6

Дата опубликования описания 04.10.74. (51) УДК С OGj 1/02,Государственный комитет

Совета Мииистров СССРоо делам изобретений и открытий (53) УДК 681.323,64 (088.8) (72) Авторы изобретения

Е, П. Балашов и Ш. Д. Дауд

Ленинградский ордена Ленина электротехнический институт им. В. И. Ульянова (Ленина) (71) Заявитель (54) ЦИФРОВОЙ ДИФФЕРЕНЦИАЛЬНЪ|Й А11АЛИЗАТОР

Предлагаемое изобретение относится к области цифровой вычислительной техники.

Широкое применение цифровых дифференциальных анализаторов (ЦДА) в области управления и в различных областях науки и 5 техники послужило толчком к созданию ЦДА, оптимально удовлетворяющих требованиям по быстродействию, точности, затратам оборудования, высокой надежности и однородности структуры. l0

Разработаны ЦДА на элементах высокого быстродействия, ЦДА с параллельной структурой и ЦДА с точными формулами численного интегрирования.

Известны ЦДА, в которых в качестве за- 15 поминающих устройств применяют электромагнитные линии задержки, магнито-стрпкционные линии задержки, ультразвуковые линии задержки и барабаны с магнитным покрытием. 20

В последнее время в ЦДА используют запоминающие устройства на ферритовых сердечниках.

Для хранения переполнения используются

ЦДА, в которых применяют два регистра или один регистр со специальными трехстабилbными элементами.

Известно ЦДА последовательного типа, содержащее запоминающее устройство (ЗУ) для хранения содержимого Y u R регистров

2 всех интеграторов, ЗУ переполнения PAZ, два регистра сдвига, устройство управления, устройство ввода и вывода, коммутационную панель, которая имеет вид Hàáîðíûх полей с гнездами, и блок интегрирования, который включает в себя следующие узлы: счетчик для подсчета импульсов прирашений, поступающих на вход интегратора, сумматор для сложения суммы приращений с содер.кимым У регистра, сумматор для сложения содержимого Y регистра с содержимым регистра, умножитель, который используется для управления процессом суммирования У и R, дискриминатор, который используется для определения значения и знаки переполнения, и схему фиксации приращения АХ, Соединение интеграторов между собой oc)ществляется коммутационной панелью, которая имеет ви наборных полей с гнездами ! соединение производится шнурами).

Соединив интеграторы в соответствии с поставленной задачей, определяют сигналы набора адресов 1ЛХ и .1ЛУ, определяющих ввод переполнений очередных интеграторов в регистрах «ранения РЛ7, а также выборку на входы интеграторов приращений ЛХ и ЛУ из этих же регистров.

Исходные данные разных интеграторов записываются в ЗУ через устройство ввода. Затем блок интегрирования обслуживает все

4l5676

3 интеграторы по очоредп один за другим, Содержимое Y u R регистров всех интеграторов поступает поочередно из ЗУ в блок интегрирования, в котором производятся необходимые действия, и результаты снова записываются в тех же ячейках.

Сочетание параллельного принципа в ЗУ и последовательного принципа в блоке интегрирования приводит к необходимости,преобразования кодов в двух сдвиговых регистрах.

Устройство вывода обеспечивает вывод результатов на печатающий механизм или построение графиков на бумажной ленте.

Устройство управления определяет длительность одной итерации, соблюдает очередность выдачи информации из наборного поля, осуществляет распределение времени по интеграторам в пределах итераций и производит управление вводом и выводом. Недостатком является большое количество разнородного оборудования и сложная структура ЗУ переполнения.

Целью предлагаемого изобретения является значительное сокращение оборудования, повышение надежности системы и достижение однородности структуры.

Указанная цель достигается введением в

ЦДЛ многофункционального запоминающего устройства (МФЗУ), совмещающего функции хранения и переработки информации. Основываются такие структуры па выполнении логических и арифметических операций в ЗУ.

На чертеже изображена блок-схема предл а га е мого ЦДЛ.

Ьлок-схема содержит коммутационную панель 1, которая имеет вид наборных полей с гнездами, устройство ввода 2, устройство вывода 8, устройство управления 4 и МФЗУ 5.

Схема работает следующим образом.

Соединение интеграторов между собой осуществляется шнурами.

Соединив интеграторы в соответствии с поставленной задачей, определяют сигналы набора адресов ЛЛХ и АЛУ, которые поступают на один из адресных входов а МФЗУ. На другой адресный вход б МФЗУ поступают сигналы номера интеграторов, которые по времени совпадают с выполнением действий в интеграторах от устройства управления.

l0

4

Исходные данцые разных интеграторов записываются в МФЗУ через устройство ввода. Затем МФЗУ начинает работать в режиме интегрирования (каждая числовая линейка этого МФЗУ является интегратором). Фактически эту линейку можно рассматривать как два счетчика: У-счетчик и R-счетчик, поэтому в режиме интегрирования различаются две стадии, В первой стадии ЗУ работает как Y-счетчик для расчета величины текущего значения

У" (У" + Z; Л Y; ), Во второй стадии ЗУ рабоботает как R-счетчик для суммирования содержимого У-счетчика к содержимому

Л-счетчика для получения величины

R":(R": = R+ ЛХ Y ).

Значение AZ определяется переполнением последнего разряда R — счетчика, знак AZ определяежя в последних двух циклах второй стадии.

Устройство вывода обеспечивает вывод результатов на печатающий механизм или построение графиков на бумажной ленте.

Устройство управления определяет длительность одной итерации, производит комбинации управляющих сигналов МФЗУ, соблюдает очередность выдачи информации из наборного поля и производит управление вводом и выводом.

Предмет изобретения

Цифровой дифференциальный анализатор, содержащий устройство управления, два выхода которого подключены к устройствам ввода и вывода, и коммутационную панель, выходами соединенную с устройством ввода, устройством управления и устройством вывода, отличающийся тем, что, с целью сокращения количества оборудования и повышения надежности, он содержит многофункциональное запоминающее устройство, входы которого подключены соответственно к устройству ввода, к коммутационной панели и к устройству управления, один выход многофункционального запоминающего устройства соединен с устройством вывода, с другого выхода на его вход заведена обратная связь.

415676

Составитель В. Баранова

Техред А. Камышникова

Редактор E. Семанова

Корректор Н, Учакина

Загорская типография

Заказ ¹ 3121 Изд. ¹ 1279 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Mèíïñòðoâ СССР по делам изобретений и открытий

Москва, )К-35, Раушская наб., д. 4/5